DIGILENT Anvyl FPGA ቦርድ

የምርት መረጃ

የ AnvylTM FPGA ቦርድ ከSpartan-6 LX45 FPGA ጋር ለመጠቀም የተመቻቸ ከፍተኛ አፈጻጸም ያለው የሎጂክ ሰሌዳ ነው። 6,822 ቁርጥራጭ፣ 2.1Mbits ፈጣን ብሎክ RAM፣ የሰዓት ሰቆች ከዲሲኤምኤስ እና PLLs፣ DSP ቁርጥራጭ እና የ500ሜኸዝ + የሰዓት ፍጥነቶችን ጨምሮ የተለያዩ ባህሪያትን ያቀርባል። ቦርዱ በተጨማሪ አጠቃላይ የቦርድ ድጋፍ IP እና የማጣቀሻ ዲዛይኖች ስብስብ እንዲሁም በዲጂሊንት ላይ ከሚገኙት ትልቅ የመደመር ሰሌዳዎች ስብስብ ጋር አብሮ ይመጣል። webጣቢያ.

የ AnvylTM FPGA ቦርድ ባህሪዎች የFPGA ማዋቀር አማራጮችን፣ የኃይል አቅርቦት መስፈርቶችን እና ከአዴፕት ሲስተም ጋር ለቀላል ፕሮግራሚንግ መጣጣምን ያካትታሉ።

የFPGA ውቅረት፡-
አንቪል ቦርድ በጄ መካከል እንዲመርጡ የሚያስችልዎ የቦርድ ሞድ መዝለያ (JP2) አለው።TAG/ USB እና ROM ፕሮግራሚንግ ሁነታዎች. JP2 ካልተጫነ FPGA በራሱ ከሮም እራሱን ያዋቅራል። JP2 ከተጫነ፣ FPGA ከኃይልበራ በኋላ ከጄ እስኪዋቀር ድረስ ስራ ፈትቶ ይቆያል።TAG ወይም ተከታታይ ፕሮግራሚንግ ወደብ (USB memory stick)።

ሁለቱም Digilent እና Xilinx FPGA እና SPI ROMን ፕሮግራም ለማውጣት ሶፍትዌር ይሰጣሉ። ፕሮግራም ማውጣት files በ FPGA ውስጥ በSRAM ላይ በተመሰረቱ የማህደረ ትውስታ ህዋሶች ውስጥ ይከማቻሉ። ይህ ውሂብ የ FPGA ሎጂክ ተግባራትን እና የወረዳ ግንኙነቶችን ይገልፃል እና ኃይልን በማንሳት ፣የPROG_B ግብዓት በማረጋገጥ ወይም በአዲስ ውቅር እስኪተካ እስከሚሰረዝ ድረስ ይሠራል። file.

ኤፍፒጂኤው በትሩ አንድ ነጠላ የ.ቢት ውቅር ከያዘ ከUSB-HID HOST ወደብ (J14) ጋር ከተያያዘ ፋት ከተሰራ የማህደረ ትውስታ ስቲክ ፕሮግራም ሊዘጋጅ ይችላል። file በስር ማውጫው ውስጥ፣ JP2 ተጭኗል፣ እና የቦርድ ሃይል ሳይክል ይሽከረከራል። FPGA ማንኛውንም .bit ወዲያውኑ ውድቅ ያደርጋል fileለትክክለኛው FPGA ያልተገነቡ።

የኃይል አቅርቦቶች፡-
የ Anvyl ቦርድ ውጫዊ 5V፣ 4A ወይም ከዚያ በላይ የሆነ የመሃል አወንታዊ፣ 2.1ሚሜ የውስጥ ዲያሜትር coax plug ያለው የኃይል ምንጭ ይፈልጋል። ተስማሚ የኃይል አቅርቦት እንደ አንቪል ኪት አካል ሆኖ ቀርቧል። ጥራዝtage regulator circuits from Analog Devices የሚፈለጉትን 3.3V፣ 1.8V እና 1.2V አቅርቦቶች ከዋናው 5V አቅርቦት ይፈጥራሉ። ሃይል-ጥሩ LED (LD19) ሁሉም አቅርቦቶች በመደበኛነት እየሰሩ መሆናቸውን ያመለክታል።

በቦርዱ ላይ ያሉት የተለያዩ የሃይል ሀዲዶች ለተለያዩ አካላት እንደ ዩኤስቢ-ኤችአይዲ ማገናኛ፣ TFT ንክኪ መቆጣጠሪያ፣ ኤችዲኤምአይ፣ ማስፋፊያ አያያዥ፣ SRAM፣ Ethernet PHY I/O፣ USB-HID መቆጣጠሪያዎች፣ FPGA I/O፣ oscillators፣ SPI Flash ኦዲዮ ኮዴክ፣ ቲኤፍቲ ማሳያ፣ OLED ማሳያ፣ GPIO እና Pmods።

ተስማሚ ስርዓት;
አዴፕት የ Anvyl ቦርዱን ፕሮግራሚንግ ለማድረግ ቀላል የማዋቀሪያ በይነገጽ የሚሰጥ የሶፍትዌር ስርዓት ነው። Adept ን በመጠቀም አንቪል ቦርድን ፕሮግራም ለማድረግ ቦርዱን ማዘጋጀት እና ሶፍትዌሩን ማስጀመር ያስፈልግዎታል።

የምርት አጠቃቀም መመሪያዎች

1. የ Anvyl ሰሌዳ መጥፋቱን ያረጋግጡ።
2. FPGA ን ከሮም ማዋቀር ከፈለጉ፣ የቦርድ ሁነታ መዝለያ (JP2) አለመጫኑን ያረጋግጡ። FPGA ን ከጄ ማዋቀር ከፈለጉTAG ወይም ዩኤስቢ፣ JP2 ን ይጫኑ።
3. FPGAን ከማስታወሻ ዱላ ላይ ፕሮግራም ማድረግ ከፈለጉ፣ ፋት መቀረፁን እና ነጠላ .bit ውቅር መያዙን ያረጋግጡ። fileበስር ማውጫ ውስጥ.
4. የሚፈለገውን 2.1V፣ 5A ወይም ከዚያ በላይ የኃይል ምንጭ ለማቅረብ የውጭውን የኃይል አቅርቦቱን በማዕከል አወንታዊ፣ 4ሚሚሚናዊ ዲያሜትር coax plug ያገናኙ።
5. የኃይል አቅርቦቱ ከተገናኘ በኋላ, የኃይል-ጥሩ ኤልዲ (ኤልዲ19) ሁሉም አቅርቦቶች በመደበኛነት እየሰሩ መሆናቸውን ማመልከት አለበት.
6. Adept System ለፕሮግራም ከተጠቀምክ አንቪል ቦርዱን አዘጋጅና በአዴፕት ዶክመንቴሽን መሰረት ሶፍትዌሩን አስጀምር።
7. ጄን በመጠቀም FPGAን ለማቀድ በDigilent ወይም Xilinx የተሰጡትን ልዩ የፕሮግራም መመሪያዎችን ይከተሉTAG, USB ወይም ROM ዘዴዎች.
8. በዲጂሊንት ላይ ያሉትን ተጨማሪ ሰነዶች እና ግብዓቶች ይመልከቱ webየቦርዱን ባህሪያት እና ከተጨማሪ ሰሌዳዎች ጋር ተኳሃኝነትን ስለመጠቀም ለበለጠ መረጃ ጣቢያ።

አልቋልview

የ Anvyl FPGA ልማት መድረክ በፍጥነት ደረጃ -3 Xilinx Spartan-6 LX45 FPGA ላይ የተመሰረተ ሙሉ፣ ለአገልግሎት ዝግጁ የሆነ የዲጂታል ሰርኩዌንዛ ልማት መድረክ ነው። ትልቁ FPGA፣ ከ100-ሜባበሰ ኤተርኔት፣ ኤችዲኤምአይ ቪዲዮ፣ 128 ሜባ DDR2 ማህደረ ትውስታ፣ 4.3 ኢንች ኤልኢዲ የኋላ ብርሃን LCD ንክኪ፣ 128×32 ፒክስል OLED ማሳያ፣ 630 ታይ-ነጥብ የዳቦ ሰሌዳ፣ በርካታ የዩኤስቢ ኤችአይዲ መቆጣጠሪያዎች እና I2S የድምጽ ኮድ አንቪል በ Xilinx's MicroBlaze ላይ የተመሰረቱ ፕሮሰሰር ዲዛይኖችን መደገፍ ለሚችል ለFPGA ትምህርት ጣቢያ ተስማሚ መድረክ ነው። አንቪል ቺፕስኮፕን፣ ኢዲኬን እና ነፃውን ISEን ጨምሮ ከሁሉም Xilinx CAD መሳሪያዎች ጋር ተኳሃኝ ነው። WebPACK™፣ ስለዚህ ዲዛይኖች ያለ ተጨማሪ ወጪ ሊጠናቀቁ ይችላሉ። የቦርዱ ልኬቶች 27.5 ሴሜ x 21 ሴ.ሜ.

Spartan-6 LX45 ለከፍተኛ አፈጻጸም አመክንዮ እና ቅናሾች የተመቻቸ ነው፡-

• 6,822 ቁርጥራጭ፣ እያንዳንዳቸው አራት የግብዓት LUTs እና ስምንት ፍሊፕ-ፍሎፖችን ይይዛሉ
• 2.1Mbits ፈጣን የማገጃ RAM
• የአራት ሰዓት ንጣፎች (ስምንት DCMs እና አራት PLLs)
• 58 የ DSP ቁርጥራጮች
• 500 ሜኸ + የሰዓት ፍጥነት

አጠቃላይ የቦርድ ድጋፍ አይፒ እና የማጣቀሻ ዲዛይኖች ስብስብ እና ትልቅ የተጨማሪ ሰሌዳዎች ስብስብ በዲጂሊንት ላይ ይገኛሉ webጣቢያ. የ Anvyl ገጽ በ ላይ ይመልከቱ www.digilentinc.com ለበለጠ መረጃ።

ባህሪያት የሚከተሉትን ያካትታሉ:

• Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
• 128ሜባ DDR2 SDRAM
• 2 ሜባ SRAM
• 16ሜባ QSPI FLASH ለማዋቀር እና ለመረጃ ማከማቻ
• 10/100 ኤተርኔት PHY
• HDMI ቪዲዮ ውፅዓት
• 12-ቢት ቪጂኤ ወደብ
• 4.3 ኢንች ሰፊ-ቅርጸት ቁልጭ ቀለም LED የኋላ ብርሃን LCD ማያ
• 128×32 ፒክስል 0.9 ኢንች ዊዝቺፕ/ዩኒቪዥን UG-23832HSWEG04 OLED ግራፊክ ማሳያ ፓነል
• ባለ ሶስት ባለ ሁለት አሃዝ ሰባት ክፍል LED ማሳያዎች
• I2S ኦዲዮ ኮዴክ ከመስመር-ውስጥ፣ ከመስመር ውጭ፣ ማይክ እና የጆሮ ማዳመጫ ያለው
• 100 ሜኸ ክሪስታል ኦሳይለር
• በቦርድ ላይ የዩኤስቢ 2 ወደቦች ለፕሮግራም እና ዩኤስቢ-ኤችአይዲ መሳሪያዎች (ለመዳፊት/ቁልፍ ሰሌዳ)
• ዲጂት ዩኤስቢ-ጄTAG የዩኤስቢ-UART ተግባር ያለው ወረዳ
• የቁልፍ ሰሌዳ በ16 የተሰየሙ ቁልፎች (0-F)
• GPIO፡ 14 LEDs (10 ቀይ፣ 2 ቢጫ፣ 2 አረንጓዴ)፣ 8 ስላይድ መቀየሪያዎች፣ 8 DIP በ2 ቡድኖች እና 4 የግፋ አዝራሮች
• የዳቦ ሰሌዳ ከ10 ዲጂታል አይ/ኦ ጋር
• 32 I/O ወደ 40-pin የማስፋፊያ ማገናኛ (I/Os ከPmod ወደቦች ጋር ይጋራሉ)
• ሰባት ባለ 12-ፒን Pmod ወደቦች ከ 56 I/O ጠቅላላ
• የ20W ሃይል አቅርቦት እና የዩኤስቢ ገመድ ያላቸው መርከቦች

የ FPGA ውቅር

ከተከፈተ በኋላ በ Anvyl ቦርዱ ላይ ያለው FPGA ማንኛውንም ተግባር ከማከናወኑ በፊት መዋቀር (ወይም ፕሮግራም) መሆን አለበት። FPGA በሦስት መንገዶች ሊዋቀር ይችላል፡ ፒሲ ዲጂሊንት ዩኤስቢ-ጄን መጠቀም ይችላል።TAG ኤፍፒጂኤ በማንኛውም ጊዜ ሃይል ባለበት ፕሮግራም ለማድረግ ወረዳ (ወደብ J12፣ “PROG” የሚል ስያሜ የተሰጠው)፣ ውቅር file በቦርዱ ውስጥ የተከማቸ SPI ፍላሽ ROM በሃይል-ማብራት ወይም በፕሮግራም ወደ FPGA በራስ-ሰር ሊተላለፍ ይችላል file ከዩኤስቢ ማህደረ ትውስታ ወደ ዩኤስቢ HID ወደብ "አስተናጋጅ" (J14) ማዛወር ይቻላል.
የቦርድ ሁነታ መዝለያ (JP2) በጄ መካከል ይመርጣልTAG/ USB እና ROM ፕሮግራሚንግ ሁነታዎች. JP2 ካልተጫነ FPGA በራሱ ከሮም እራሱን ያዋቅራል። JP2 ከተጫነ፣ FPGA ከኃይልበራ በኋላ ከጄ እስኪዋቀር ድረስ ስራ ፈትቶ ይቆያል።TAG ወይም ተከታታይ ፕሮግራሚንግ ወደብ (USB memory stick)።
ሁለቱም Digilelent እና Xilinx FPGA እና SPI ROMን ፕሮግራም ለማድረግ የሚያገለግሉ ሶፍትዌሮችን በነጻ ያሰራጫሉ። ፕሮግራም ማውጣት files በ FPGA ውስጥ በSRAM ላይ በተመሰረቱ የማህደረ ትውስታ ህዋሶች ውስጥ ይከማቻሉ። ይህ መረጃ የ FPGA ሎጂክ ተግባራትን እና የወረዳ ግንኙነቶችን ይገልፃል እና ኃይልን በማንሳት ፣የPROG_B ግብዓት በማረጋገጥ ወይም በአዲስ ውቅረት እስኪተካ እስኪሰረዝ ድረስ የሚሰራ ይቆያል። file.
FPGA ውቅር fileበጄ በኩል ተላልፏልTAG ወደብ እና ከዩኤስቢ ዱላ .ቢትን ይጠቀሙ file ዓይነት, እና SPI ፕሮግራም files መጠቀም .mcs file ዓይነት. Xilinx's ISE Webጥቅል እና ኤዲኬ ሶፍትዌር .bit መፍጠር ይችላሉ። files ከ VHDL፣ Verilog ወይም schematic-based ምንጭ files (EDK ለማይክሮብሌዝ ™ ተተኳሪ ፕሮሰሰር ለተመሰረቱ ንድፎች ጥቅም ላይ ይውላል)። አንዴ .ቢት file ተፈጥሯል፣ የ Anvyl's FPGA ከእሱ ጋር በUSB-J ሊቀረጽ ይችላል።TAG circuitry (ፖርት J12) የዲጂለንት አዴፕት ሶፍትዌር ወይም Xilinx's iMPACT ሶፍትዌርን በመጠቀም። አንድ .mcs ለማመንጨት file ከ .ቢት file፣ PROM ን ይጠቀሙ File የጄነሬተር መሳሪያ በ Xilinx's iMPACT ሶፍትዌር ውስጥ። የ .ኤም.ሲ file ከዚያም iMPACTን በመጠቀም ወደ SPI ፍላሽ ፕሮግራም ሊደረግ ይችላል።

ኤፍፒጂኤው በትሩ አንድ ነጠላ የ.ቢት ውቅር ከያዘ ከUSB-HID HOST ወደብ (J14) ጋር ከተያያዘ ፋት ከተሰራ የማህደረ ትውስታ ስቲክ ፕሮግራም ሊዘጋጅ ይችላል። file በስር ማውጫው ውስጥ፣ JP2 ተጭኗል፣ እና የቦርድ ሃይል ሳይክል ይሽከረከራል። FPGA ማንኛውንም .bit ወዲያውኑ ውድቅ ያደርጋል fileለትክክለኛው FPGA ያልተገነቡ።

የኃይል አቅርቦቶች

የ Anvyl ቦርድ ውጫዊ 5V, 4A ወይም ከዚያ በላይ የኃይል ምንጭ ያስፈልገዋል ማዕከል አዎንታዊ, 2.1mm ውስጣዊ ዲያሜትር coax plug (ተስማሚ አቅርቦት Anvyl ኪት አካል ሆኖ የቀረበ ነው). ጥራዝtage regulator circuits from Analog Devices የሚፈለጉትን 3.3V፣ 1.8V እና 1.2V አቅርቦቶች ከዋናው 5V አቅርቦት ይፈጥራሉ። በገመድ ወይም በአቅርቦቶቹ ላይ ባሉት ሁሉም የኃይል-ጥሩ ውጤቶች የሚነዳ ሃይል-ጥሩ LED (LD19) ሁሉም አቅርቦቶች በመደበኛነት እየሰሩ መሆናቸውን ያሳያል። የሚከተሉት መሳሪያዎች በእያንዳንዱ ባቡር ላይ ይገኛሉ:

• 5V: የዩኤስቢ-ኤችአይዲ ማገናኛዎች፣ TFT የማያንካ መቆጣጠሪያ፣ ኤችዲኤምአይ እና የማስፋፊያ ማገናኛ
• 3.3V፡ SRAM፣ Ethernet PHY I/O፣ USB-HID መቆጣጠሪያዎች፣ FPGA I/O፣ oscillators፣ SPI Flash፣ Audio Codec፣ TFT ማሳያ፣ OLED ማሳያ፣ GPIO፣ Pmods እና የማስፋፊያ ማገናኛ
• 1.8V፡ DDR2፣ USB-JTAG/USB-UART መቆጣጠሪያ፣ FPGA I/O እና GPIO
• 1.2 ቪ፡ FPGA ኮር እና ኤተርኔት PHY ኮር

አዳፕት ሲስተም
Adept ቀለል ያለ የውቅር በይነገጽ አለው። Adept ን በመጠቀም የ Anvyl ሰሌዳን ፕሮግራም ለማድረግ በመጀመሪያ ሰሌዳውን ያዘጋጁ እና ሶፍትዌሩን ያስጀምሩ፡-

• መሰካት እና የኃይል አቅርቦቱን ያያይዙ
• የዩኤስቢ ገመዱን ወደ ፒሲው እና በቦርዱ ላይ ካለው የዩኤስቢ PROG ወደብ ይሰኩት
• Adept ሶፍትዌርን ያስጀምሩ
• የአንቪል የኃይል ማብሪያ / ማጥፊያን ያብሩ
• FPGA እስኪታወቅ ድረስ ይጠብቁ

የተፈለገውን .ቢት ለማያያዝ የአሰሳ ተግባሩን ይጠቀሙ file ከ FPGA ጋር ፣ እና የፕሮግራሙ ቁልፍን ጠቅ ያድርጉ። አወቃቀሩ file ወደ FPGA ይላካል፣ እና የንግግር ሳጥን ፕሮግራሚንግ የተሳካ እንደነበር ይጠቁማል። የ FPGA በተሳካ ሁኔታ ከተዋቀረ በኋላ "ተከናውኗል" ኤልኢዲው ይበራል. የፕሮግራም ቅደም ተከተል ከመጀመሩ በፊት, Adept ማንኛውንም የተመረጠ ውቅር ያረጋግጣል files ትክክለኛውን የ FPGA መታወቂያ ኮድ ይይዛል - ይህ የተሳሳተ .ቢትን ይከላከላል fileወደ FPGA ከመላኩ. ከአሰሳ አሞሌ እና ማሰስ እና የፕሮግራም አዝራሮች በተጨማሪ የውቅረት በይነገጹ የInitialize Chain አዝራርን፣ የኮንሶል መስኮት እና የሁኔታ አሞሌን ይሰጣል። ከቦርዱ ጋር የዩኤስቢ ግንኙነቶች ከተቋረጡ የInitialize Chain ቁልፍ ጠቃሚ ነው። የኮንሶል መስኮቱ የአሁኑን ሁኔታ ያሳያል፣ እና የሁኔታ አሞሌ ውቅረት ሲያወርድ የእውነተኛ ጊዜ ሂደት ያሳያል file.

DDR2 ማህደረ ትውስታ
አንድ ነጠላ 1Gbit DDR2 የማስታወሻ ቺፕ በSpartan-6 FGPA ውስጥ ካለው የማስታወሻ መቆጣጠሪያ እገዳ ይነዳል ። የ DDR2 መሣሪያ፣ MT47H64M16HR-25E ወይም ተመጣጣኝ፣ ባለ 16-ቢት አውቶቡስ እና 64M ቦታዎችን ያቀርባል። የ Anvyl ቦርድ ለ DDR2 ኦፕሬሽን እስከ 800ሜኸር የውሂብ ፍጥነት ተፈትኗል። የ DDR2 በይነገጽ በ Xilinx Memory Interface Generator (MIG) የተጠቃሚ መመሪያ ውስጥ የተገለጹትን የፒን አውት እና የማዞሪያ መመሪያዎችን ይከተላል። በይነገጹ የSSTL18 ምልክትን ይደግፋል፣ እና ሁሉም አድራሻዎች፣ መረጃዎች፣ ሰዓቶች እና የቁጥጥር ምልክቶች በመዘግየቶች የተገጣጠሙ እና በእገዳዎች ቁጥጥር ስር ናቸው። ሁለት በደንብ የሚዛመዱ DDR2 የሰዓት ሲግናል ጥንዶች ቀርበዋል ስለዚህ DDR ከ FPGA ዝቅተኛ-skew ሰዓቶች ሊነዱ ይችላሉ።

ፍላሽ ማህደረ ትውስታ
አንቪል ቦርዱ 128Mbit Numonyx N25Q128 Serial flash memory device (እንደ 16Mbit በ 8 የተደራጀ) ለFPGA ውቅር ላልተረጋጋ ማከማቻ ይጠቀማል። fileኤስ. የ SPI ፍላሽ በ.mcs ፕሮግራም ሊዘጋጅ ይችላል። file የ iMPACT ሶፍትዌርን በመጠቀም. የ FPGA ውቅር file ከ12Mbits በታች ይፈልጋል፣ይህም 116Mbits ለተጠቃሚ ውሂብ ይገኛል። መረጃ ከፒሲ ወደ / ከፍላሽ መሳሪያው በተጠቃሚ አፕሊኬሽኖች ወይም በ iMPACT PROM ውስጥ በተገነቡ መገልገያዎች ሊተላለፍ ይችላል file የማመንጨት ሶፍትዌር. በ FPGA ውስጥ የተቀናጁ የተጠቃሚ ንድፎች መረጃን ወደ ፍላሽ እና ወደ ፍላሽ ማስተላለፍ ይችላሉ.
የቦርድ ሙከራ/ማሳያ ፕሮግራም በምርት ጊዜ በ SPI ፍላሽ ላይ ተጭኗል።

ኤተርኔት ፒኤች
የ Anvyl ቦርድ ከ Halo HFJ10-100E RJ-8720 አያያዥ ጋር የተጣመረ SMSC 11/2450 mbps PHY (LAN45A-CP-TR) ያካትታል። PHY የRMII ውቅረትን በመጠቀም ከFPGA ጋር ተገናኝቷል። በማብራት ወደ "ሁሉም የሚችል፣ በራስ ድርድር የነቃ" ሁነታ እንዲጀምር ተዋቅሯል። የSMSC PHY የውሂብ ሉህ ከኤስኤምኤስ ይገኛል። webጣቢያ.

የኤችዲኤምአይ ውፅዓት
የ Anvyl ሰሌዳ አንድ ያልተቋረጠ የኤችዲኤምአይ ውፅዓት ወደብ ይዟል። ያልተሰካው ወደብ የኤችዲኤምአይ አይነት A ማገናኛን ይጠቀማል። የኤችዲኤምአይ እና ዲቪአይ ሲስተሞች አንድ አይነት የTMDS ምልክት ማድረጊያ መስፈርት ስለሚጠቀሙ ቀላል አስማሚ (በአብዛኛው የኤሌክትሮኒክስ መደብሮች ውስጥ የሚገኝ) የ DVI ማገናኛን ከ HDMI ውፅዓት ወደብ ለመንዳት ሊያገለግል ይችላል። የኤችዲኤምአይ ማገናኛ የቪጂኤ ምልክቶችን አያካትትም, ስለዚህ የአናሎግ ማሳያዎችን መንዳት አይቻልም.
ባለ 19-ፒን ኤችዲኤምአይ ማገናኛዎች አራት ልዩነት ያላቸው የዳታ ቻናሎች፣ አምስት የጂኤንዲ ግንኙነቶች፣ ባለ አንድ ሽቦ የሸማቾች ኤሌክትሮኒክስ ቁጥጥር (ሲኢሲ) አውቶቡስ፣ ባለ ሁለት ሽቦ ማሳያ ዳታ ቻናል (ዲዲሲ) አውቶቡስ በመሠረቱ I2C አውቶቡስ፣ Hot Plug Detect (HPD) ሲግናል፣ እስከ 5mA ለማድረስ የሚችል የ50V ምልክት እና አንድ የተያዘ (RES) ፒን። ከእነዚህም መካከል የልዩነት ዳታ ቻናሎች፣ I2C አውቶቡስ እና ሲኢሲ ከ FPGA ጋር የተገናኙ ናቸው።

ቪጂኤ
አንቪል በመደበኛ ቪጂኤ ሞኒተር ላይ እስከ 12 ቀለሞች እንዲታዩ የሚያስችል ባለ 4096 ቢት ቪጂኤ በይነገጽ ያቀርባል። አምስቱ መደበኛ ቪጂኤ ምልክቶች ቀይ፣ አረንጓዴ፣ ሰማያዊ፣ አግድም ማመሳሰል (ኤችኤስ) እና ቨርቲካል ማመሳሰል (VS) በቀጥታ ከ FPGA ወደ ቪጂኤ አያያዥ ይወሰዳሉ። ለእያንዳንዱ መደበኛ የቪጂኤ ቀለም ምልክቶች ከ FPGA የሚተላለፉ አራት ምልክቶች አሉ ፣ በዚህም ምክንያት 4,096 ቀለሞችን መፍጠር የሚችል የቪዲዮ ስርዓት። እያንዳንዳቸው እነዚህ ምልክቶች ተከታታይ ተከላካይ አላቸው, በወረዳው ውስጥ ሲጣመሩ, የቪጂኤ ማሳያ 75-ohm ማብቂያ መቋቋም ያለው መከፋፈያ ይመሰርታሉ. እነዚህ ቀላል ወረዳዎች የቪዲዮ ምልክቶች ከቪጂኤ ከተጠቀሰው ከፍተኛ ቮልት መብለጥ እንደማይችሉ ያረጋግጣሉtagሠ፣ እና ሙሉ በሙሉ በ (.7V)፣ ሙሉ በሙሉ ጠፍቶ (0V) ወይም በመካከል ያሉ የቀለም ምልክቶችን ያስከትላሉ።

ምስል 2. ቪጂኤ በይነገጽ.

 

ምስል 3. HD DB-15 አያያዥ፣ ፒሲቢ ቀዳዳ ንድፍ፣ የፒን ምደባዎች እና የቀለም ምልክት ካርታ።

በ CRT ላይ የተመሰረቱ ቪጂኤ ማሳያዎች ይጠቀማሉ ampበፎስፈረስ በተሸፈነው ስክሪን ላይ መረጃን ለማሳየት በሊቱድ-ሞዱል የሚንቀሳቀሱ ኤሌክትሮኖች (ወይም ካቶድ ጨረሮች)። የኤል ሲ ዲ ማሳያዎች ቮል መጫን የሚችሉ የመቀየሪያ ድርድር ይጠቀማሉtagሠ በትንሽ መጠን ፈሳሽ ክሪስታል፣ በዚህም የብርሃን ፈቃዱን በፒክሰል-በ ፒክስል መሰረት ይለውጣል። ምንም እንኳን የሚከተለው መግለጫ በCRT ማሳያዎች የተገደበ ቢሆንም፣ LCD ማሳያዎች እንደ CRT ማሳያዎች ተመሳሳይ የሲግናል ጊዜዎችን ለመጠቀም ተሻሽለዋል (ስለዚህ ከዚህ በታች ያለው “ሲግናሎች” ውይይት ሁለቱንም CRTs እና LCDsን ይመለከታል)። የቀለም CRT ማሳያዎች የካቶድ ሬይ ቱቦን የውስጠኛውን ክፍል የሚሸፍነውን ፎስፈረስ ለማነቃቃት ሶስት የኤሌክትሮን ጨረሮች (አንዱ ለቀይ፣ አንድ ለሰማያዊ እና አንድ አረንጓዴ) ይጠቀማሉ (ምስል 1 ይመልከቱ)። የኤሌክትሮን ጨረሮች የሚመነጩት ከ"ኤሌክትሮን ጠመንጃዎች" ሲሆን እነዚህም በጥሩ ሁኔታ የተነደፉ ሙቅ ካቶዶች "ግሪድ" ተብሎ ከሚጠራው አዎንታዊ ኃይል ካለው አናላር ሳህን ጋር በቅርበት የተቀመጡ ናቸው። በፍርግርግ የሚጫነው ኤሌክትሮስታቲክ ሃይል የኤሌክትሮኖችን ጨረሮች ከካቶድ ውስጥ ይጎትታል, እና እነዚያ ጨረሮች ወደ ካቶዶች በሚፈሰው ጅረት ይመገባሉ. እነዚህ ቅንጣቢ ጨረሮች መጀመሪያ ላይ ወደ ፍርግርግ ይጣደፋሉ፣ ነገር ግን ብዙም ሳይቆይ በትልቁ ኤሌክትሮስታቲክ ሃይል ተጽእኖ ስር ይወድቃሉ ይህም በ CRT ሙሉው ፎስፈረስ የተሸፈነ የማሳያ ገጽ ወደ 20 ኪሎ ቮልት (ወይም ከዚያ በላይ) እንዲሞላ በመደረጉ ነው። ጨረሮቹ በፍርግርግ መሃከል ውስጥ በሚያልፉበት ጊዜ በጥሩ ጨረር ላይ ያተኮሩ ናቸው, እና ከዚያም በፎስፎር በተሸፈነው የማሳያ ገጽ ላይ ተጽዕኖ ያሳድራሉ. የ phosphor ወለል በተጽዕኖው ላይ በደመቀ ሁኔታ ያበራል, እና ጨረሩ ከተወገደ በኋላ ለብዙ መቶ ማይክሮ ሰከንድ ያህል ማብራት ይቀጥላል. አሁን ያለው ትልቅ መጠን ወደ ካቶድ ይመገባል, ፎስፈረስ የበለጠ ብሩህ ይሆናል.

በፍርግርግ እና በማሳያው ወለል መካከል የኤሌክትሮን ጨረሩ በ CRT አንገት በኩል ሁለት ሽቦዎች ኦርቶጎናል ኤሌክትሮማግኔቲክ መስኮችን ያመነጫሉ። ምክንያቱም ካቶድ ጨረሮች በተሞሉ ቅንጣቶች የተዋቀሩ ናቸው
(ኤሌክትሮኖች), በእነዚህ መግነጢሳዊ መስኮች ሊገለሉ ይችላሉ. አሁን ያሉት ሞገዶች ከካቶድ ጨረሮች ጋር መስተጋብር የሚፈጥሩ መግነጢሳዊ መስኮችን ለማምረት እና የማሳያውን ወለል በ "ራስተር" ንድፍ በአግድም ከግራ ወደ ቀኝ እና ከላይ ወደ ታች እንዲቀይሩት በኪይል ውስጥ ያልፋሉ። የካቶድ ሬይ በስክሪኑ ላይ በሚንቀሳቀስበት ጊዜ ወደ ኤሌክትሮን ጠመንጃዎች የሚላከው የአሁን ጊዜ ሊጨምር ወይም ሊቀንስ ይችላል የማሳያውን ብሩህነት በካቶድ ሬይ ተጽዕኖ ነጥብ ላይ ለመቀየር።

ቪጂኤ ስርዓት ጊዜ
የቪጂኤ ሲግናል ጊዜዎች ተለይተዋል፣ ታትመዋል፣ የቅጂ መብት ያላቸው እና የተሸጡት በVESA ድርጅት (www.vesa.org) ነው። የሚከተለው የቪጂኤ ስርዓት ጊዜ አጠባበቅ መረጃ እንደ የቀድሞ ቀርቧልampቪጂኤ ማሳያ በ640×480 ጥራት እንዴት እንደሚነዳ። ለበለጠ ትክክለኛ መረጃ ወይም ስለሌሎች ቪጂኤ ድግግሞሾች መረጃ ለማግኘት በVESA የሚገኘውን ሰነድ ይመልከቱ። webጣቢያ.
መረጃው የሚታየው ጨረሩ "ወደ ፊት" (ከግራ ወደ ቀኝ እና ከላይ ወደ ታች) በሚንቀሳቀስበት ጊዜ ብቻ ነው, እና ጨረሩ እንደገና ወደ ማሳያው ግራ ወይም የላይኛው ጠርዝ በሚመለስበት ጊዜ አይደለም. ስለዚህ ጨረሩ ዳግም ሲጀመር እና አዲስ አግድም ወይም ቀጥ ያለ የማሳያ ማለፊያ ለመጀመር አብዛኛው የማሳያ ጊዜ በ"ባዶ" ጊዜ ውስጥ ይጠፋል። የጨረራዎቹ መጠን፣ ጨረሩ በማሳያው ላይ የሚታይበት ድግግሞሽ እና የኤሌክትሮን ጨረሩ የሚቀያየርበት ድግግሞሽ የማሳያውን ጥራት ይወስናል። ዘመናዊ የቪጂኤ ማሳያዎች የተለያዩ ጥራቶችን ማስተናገድ ይችላሉ፣ እና የቪጂኤ ተቆጣጣሪ ወረዳ የራስተር ንድፎችን ለመቆጣጠር የጊዜ ምልክቶችን በማምረት መፍታትን ያዛል። ተቆጣጣሪው በ 3.3V (ወይም 5V) የሚመሳሰሉ ጥራዞችን በማምረት የአሁኑን ፍሰት በመጠምዘዝ መጠምጠሚያዎች ውስጥ የሚፈሰውን ድግግሞሽ ለማዘጋጀት እና የቪዲዮ ዳታ በኤሌክትሮን ጠመንጃዎች ላይ በትክክለኛው ጊዜ መተግበሩን ማረጋገጥ አለበት። የራስተር ቪዲዮ ማሳያዎች ካቶድ በማሳያው ቦታ ላይ ከሚያደርጉት አግድም ማለፊያዎች ብዛት ጋር የሚዛመዱ የ"ረድፎችን" ቁጥር እና በእያንዳንዱ ረድፍ ላይ ካለው ቦታ ጋር የሚዛመዱ በርካታ "አምዶች" ለአንድ "ስዕል አካል" ይገልፃሉ ወይም ፒክሰል. የተለመዱ ማሳያዎች ከ 240 እስከ 1200 ረድፎች እና ከ 320 እስከ 1600 አምዶች ይጠቀማሉ. የአንድ ማሳያ አጠቃላይ መጠን እና የረድፎች እና የአምዶች ብዛት የእያንዳንዱን ፒክሰል መጠን ይወስናል።

የቪዲዮ ውሂብ በተለምዶ ከቪዲዮ አድስ ማህደረ ትውስታ ይመጣል፣ ለእያንዳንዱ ፒክስል ቦታ አንድ ወይም ከዚያ በላይ ባይት ተመድቧል (Anvyl በፒክሰል አራት ቢት ይጠቀማል)። ጨረሮቹ በማሳያው ላይ በሚንቀሳቀሱበት ጊዜ መቆጣጠሪያው ወደ ቪዲዮ ማህደረ ትውስታ መጠቆም አለበት እና የኤሌክትሮን ጨረሩ በተወሰነ ፒክሴል ላይ በሚንቀሳቀስበት ጊዜ የቪዲዮ ውሂብን ሰርስሮ ማውጣት እና ወደ ማሳያው መተግበር አለበት።

የቪጂኤ መቆጣጠሪያ ዑደቶች የኤችኤስ እና ቪኤስ የጊዜ ምልክቶችን ማመንጨት እና በፒክሰል ሰዓት ላይ በመመስረት የቪዲዮ ውሂብ አቅርቦትን ማስተባበር አለበት። የፒክሰል ሰዓቱ አንድ ፒክሰል መረጃን ለማሳየት ያለውን ጊዜ ይገልጻል። የቪኤስ ሲግናል የማሳያውን "የማደስ" ድግግሞሹን ይገልፃል, ወይም በማሳያው ላይ ያሉት ሁሉም መረጃዎች እንደገና የሚዘጋጁበትን ድግግሞሽ ይገልፃል. ዝቅተኛው የማደስ ድግግሞሽ የማሳያው ፎስፈረስ እና የኤሌክትሮን ጨረር ጥንካሬ ተግባር ነው፣ ተግባራዊ የማደስ ድግግሞሾች ከ50Hz እስከ 120Hz ክልል ውስጥ ይወድቃሉ። በተሰጠው የማደሻ ድግግሞሽ ላይ የሚታዩ የመስመሮች ብዛት አግድም "የኋለኛውን" ድግግሞሽ ይገልፃል። ባለ 640 ፒክስል በ 480 ረድፍ ማሳያ ባለ 25 ሜኸ ፒክሰል ሰዓት እና 60 +/- 1Hz አድስ በመጠቀም ከዚህ በታች ባለው ሠንጠረዥ ላይ የሚታዩት የሲግናል ጊዜዎች ሊገኙ ይችላሉ። የማመሳሰል ጊዜ ምት ስፋት እና የፊት እና የኋላ በረንዳ ክፍተቶች (በረንዳ ክፍተቶች የቅድመ እና ድህረ-ሥምረት ጊዜዎች መረጃ የማይታይባቸው ጊዜያት ናቸው) ከትክክለኛ ቪጂኤ ማሳያዎች በተወሰዱ ምልከታዎች ላይ የተመሰረቱ ናቸው።
የቪጂኤ መቆጣጠሪያ ወረዳ የኤችኤስ ሲግናል ጊዜዎችን ለማመንጨት በፒክሰል ሰዓቱ የሚመራውን አግድም-አመሳስል ቆጣሪ ውጤቱን ይፈታዋል። ይህ ቆጣሪ በተሰጠው ረድፍ ላይ ማንኛውንም የፒክሰል ቦታ ለማግኘት ሊያገለግል ይችላል።

በተመሳሳይ፣ በእያንዳንዱ HS pulse የሚጨምር የቁመት-አመሳስል ቆጣሪ ውፅዓት የቪኤስ ሲግናል ጊዜዎችን ለመፍጠር ጥቅም ላይ ሊውል ይችላል፣ እና ይህ ቆጣሪ የትኛውንም ረድፍ ለማግኘት ሊያገለግል ይችላል። እነዚህ ሁለቱ በቀጣይነት የሚሰሩ ቆጣሪዎች በቪዲዮ RAM ውስጥ አድራሻ ለመመስረት ሊያገለግሉ ይችላሉ። በ HS pulse መጀመሪያ እና በVS pulse መጀመር መካከል ምንም አይነት የጊዜ ግንኙነት አልተገለጸም ስለዚህ ንድፍ አውጪው በቀላሉ የቪዲዮ RAM አድራሻዎችን ለመቅረጽ ቆጣሪዎቹን ማቀናጀት ወይም የማመሳሰል pulse ትውልድን የመግለጽ ሎጂክን ለመቀነስ ያስችላል።

ኦዲዮ (I2S)
አንቪል ቦርዱ የአናሎግ መሳሪያዎች ኦዲዮ ኮዴክ SSM2603CPZ (IC5) ከአራት ባለ 1/8 ኢንች ኦዲዮ መሰኪያዎች ለመስመር መውጣት (J7)፣ የጆሮ ማዳመጫ መውጫ (J6)፣ መስመር ውስጥ (J9) እና ማይክሮፎን ውስጥ (J8) ያካትታል። .
የድምጽ ውሂብ sampሊንንግ እስከ 24 ቢት እና 96 ኪኸ ይደገፋል፣ እና ኦዲዮው በ(ቀረጻ) እና ኦዲዮ ውጭ (መልሶ ማጫወት) sampየሊንግ ዋጋዎች በተናጥል ሊዘጋጁ ይችላሉ. የማይክሮፎን መሰኪያው ሞኖ ነው፣ እና ሁሉም ሌሎች መሰኪያዎች ስቴሪዮ ናቸው። የጆሮ ማዳመጫ መሰኪያው የሚንቀሳቀሰው በድምጽ ኮዴክ ውስጣዊ ነው። ampማፍያ የSSM2603CPZ ኦዲዮ ኮዴክ መረጃ ሉህ ከአናሎግ መሳሪያዎች ይገኛል። webጣቢያ.

የንክኪ ማያ ገጽ TFT ማሳያ
ባለ 4.3 ኢንች ሰፊ ቅርፀት ቁልጭ ያለ ቀለም LED backlit LCD ስክሪን በ Anvyl ላይ ጥቅም ላይ ይውላል። ስክሪኑ ባለ 480×272 ቤተኛ ጥራት ማሳያ ያለው ሲሆን የቀለም ጥልቀት በፒክሰል 24 ቢት ነው። ባለ አራት ሽቦ ተከላካይ ንክኪ ከፀረ-ነጸብራቅ ሽፋን ጋር አጠቃላይ የማሳያ ቦታን ይሸፍናል። የኤል ሲ ዲ ስክሪን እና የመዳሰሻ ስክሪን በተናጥል ጥቅም ላይ ሊውሉ ይችላሉ። LCD ሲበራ የንኪ ንባቦች የበለጠ ጫጫታ ይሆናሉ፣ነገር ግን ጩኸቱን አጣርተው አሁንም ፈጣን s ማግኘት ይችላሉ።ample ተመን. ከፍተኛ ትክክለኛነት ከፈለጉ እና sampበንክኪ ስክሪን ጊዜ ኤልሲዲውን ማጥፋት አለቦትampዘንግ
ምስልን ለማሳየት ኤልሲዲ በትክክል በጊዜ በተያዘ ውሂብ ያለማቋረጥ መንዳት አለበት። ይህ ውሂብ የቪዲዮ ፍሬሞችን የሚፈጥሩ መስመሮችን እና ባዶ ጊዜዎችን ያካትታል። እያንዳንዱ ፍሬም 272 ገባሪ መስመሮችን እና በርካታ ቀጥ ያሉ ባዶ መስመሮችን ያካትታል። እያንዳንዱ መስመር 480 ገባሪ የፒክሰል ጊዜዎችን እና በርካታ አግድም ባዶ ጊዜዎችን ያካትታል።
TFT ማሳያን ስለመጠቀም ተጨማሪ መረጃ ለማግኘት የVmod-TFT የማጣቀሻ መመሪያን ይመልከቱ። አንቪል እና ቪሞድ-ቲኤፍቲ ተመሳሳይ የማሳያ ሃርድዌር ይጠቀማሉ እና ተመሳሳይ የቁጥጥር ምልክቶች ያስፈልጋቸዋል። የ Anvyl touchscreen TFT ማሳያን የሚጠቀሙ የማጣቀሻ ንድፎች በ Anvyl ምርት ገጽ ላይ ይገኛሉ.

OLED
ኢንቴልትሮኒክ/ዊሴቺፕ UG-2832HSWEG04 OLED ማሳያ በ Anvyl ላይ ጥቅም ላይ ይውላል። ይህ 128 × 32 ፒክስል, ተገብሮ-ማትሪክስ, ሞኖክሮም ማሳያ ያቀርባል. የማሳያው መጠን 30 ሚሜ x 11.5 ሚሜ x 1.45 ሚሜ ነው. የ SPI በይነገጽ ማሳያውን ለማዋቀር እንዲሁም የቢትማፕ ውሂቡን ወደ መሳሪያው ለመላክ ይጠቅማል። አንቪል ኦኤልዲ ሃይል እስኪቀንስ ወይም አዲስ ምስል ወደ ማሳያው እስኪሳል ድረስ በስክሪኑ ላይ የተሳለውን የመጨረሻ ምስል ያሳያል። ማደስ እና ማዘመን ከውስጥ ነው የሚስተናገደው።
አንቪል ከ PmodOLED ጋር አንድ አይነት OLED ሰርኩን ይዟል፣ በስተቀር CS# ዝቅ ብሎ በመሳብ ማሳያውን በነባሪነት ማንቃት ይችላል። Anvyl OLEDን ስለመንዳት ተጨማሪ መረጃ ለማግኘት የPmodOLED ማጣቀሻ መመሪያን ይመልከቱ። የ Anvyl OLED ማሳያን የሚጠቀሙ የማጣቀሻ ንድፎች በ Anvyl ምርት ገጽ ላይ ይገኛሉ.

የዩኤስቢ-UART ድልድይ (ተከታታይ ወደብ)
መደበኛ የዊንዶውስ ኮም ወደብ ትዕዛዞችን በመጠቀም ፒሲ አፕሊኬሽኖች ከቦርዱ ጋር እንዲገናኙ ለማድረግ አንቪል የ FTDI FT2232HQ USB-UART ድልድይ ያካትታል። ነፃ የዩኤስቢ-COM ወደብ ሾፌሮች፣ ከ www.ftdichip.com በ"Virtual Com Port" ወይም በቪሲፒ ርዕስ ስር የሚገኙ፣ የዩኤስቢ ፓኬቶችን ወደ UART/serial port data ይለውጣሉ። የመለያ ወደብ መረጃ ከ FPGA ጋር በሁለት ሽቦ ተከታታይ ወደብ (TXD/RXD) እና የሶፍትዌር ፍሰት መቆጣጠሪያ (XON/XOFF) በመጠቀም ይለዋወጣል። ሾፌሮቹ ከተጫኑ በኋላ፣ ወደ COM ወደብ የሚመራው የI/O ትዕዛዞች በT19 እና T20 FPGA ፒን ላይ ተከታታይ የውሂብ ትራፊክ ይፈጥራሉ።

FT2232HQ፣ ከወደብ J12 ጋር ተያይዟል፣ እንዲሁም ለዲጂሊንት ዩኤስቢ-ጄ ተቆጣጣሪ ሆኖ ያገለግላል።TAG ሰርቪስ ፣ ግን እነዚህ ሁለቱ ተግባራት አንዳቸው ከሌላው ሙሉ በሙሉ ነፃ ናቸው ። በዲዛይናቸው ውስጥ የ FT2232 UART ተግባርን ለመጠቀም ፍላጎት ያላቸው ፕሮግራመሮች ስለ ጄ መጨነቅ አያስፈልጋቸውም።TAG ወረዳዎች በመረጃዎቻቸው ውስጥ ጣልቃ ገብተዋል ፣ እና በተቃራኒው።

የዩኤስቢ HID አስተናጋጆች
ሁለት የማይክሮ ቺፕ PIC24FJ128GB106 ማይክሮ መቆጣጠሪያ ለአንቪል የUSB HID አስተናጋጅ አቅም ይሰጣሉ። በማይክሮ መቆጣጠሪያው ውስጥ ያለው Firmware አይጥ ወይም የቁልፍ ሰሌዳ ከአይነት A ዩኤስቢ አያያዦች ጋር በJ13 ላይ መንዳት ይችላል እና

J14 ተሰይሟል
"HID" እና "HOST"። መገናኛዎች አይደገፉም, ስለዚህ በእያንዳንዱ ወደብ ላይ አንድ መዳፊት ወይም ነጠላ ቁልፍ ሰሌዳ ብቻ መጠቀም ይቻላል.

ምስል 9. የዩኤስቢ HID በይነገጽ.

የ"HOST" PIC24 አራት ምልክቶችን ወደ FPGA ያንቀሳቅሳል - ሁለቱ የPS/2 ፕሮቶኮልን በመከተል እንደ ኪቦርድ/አይጥ ወደብ የተሰጡ ናቸው፣ እና ሁለቱ ከFPGA ባለ ሁለት ሽቦ ተከታታይ ፕሮግራሚንግ ወደብ ጋር የተገናኙ ናቸው፣ ስለዚህ FPGA በፕሮግራም ሊሰራ ይችላል file በዩኤስቢ ማህደረ ትውስታ ስቲክ ላይ ተከማችቷል. የኤፍፒጂኤ ፕሮግራም ለማድረግ አንድ ነጠላ .ቢት ፕሮግራሚንግ የያዘ ፋቲ ቅርጸት ያለው የማስታወሻ ዱላ ያያይዙ file በስር ማውጫ ውስጥ, JP2 ን ይጫኑ እና የሳይክል ቦርድ ኃይልን ይጫኑ. ይህ የPIC ፕሮሰሰር FPGAን እና ማንኛውም የተሳሳተ ቢት እንዲያዘጋጅ ያደርገዋል files ወዲያውኑ ውድቅ ይደረጋል። PIC24 የ FPGA ሁነታን፣ init እና የተሰሩ ፒኖችን እንደሚያነብ እና PROG ፒን እንደ የፕሮግራም ቅደም ተከተል አካል አድርጎ መንዳት እንደሚችል ልብ ይበሉ።

HID መቆጣጠሪያ
የዩኤስቢ አስተናጋጅ መቆጣጠሪያን ለመድረስ የኤዲኬ ዲዛይኖች መደበኛውን የ PS/2 ኮር (የኤዲኬ ዲዛይኖች ቀላል የስቴት ማሽን መጠቀም ይችላሉ) መጠቀም ይችላሉ።

PS/2 ፕሮቶኮል1ን የሚጠቀሙ አይጦች እና ኪቦርዶች ከአስተናጋጅ መሳሪያ ጋር ለመገናኘት ባለሁለት ሽቦ ተከታታይ አውቶብስ (ሰዓት እና ዳታ) ይጠቀማሉ። ሁለቱም ጅምር፣ ማቆም እና ጎዶሎ ተመሳሳይነት ያላቸውን 11-ቢት ቃላቶች ይጠቀማሉ፣ነገር ግን የውሂብ እሽጎች በተለያየ መንገድ የተደራጁ ናቸው፣ እና የቁልፍ ሰሌዳ በይነገጹ ሁለት አቅጣጫዊ የውሂብ ማስተላለፍን ይፈቅዳል (ስለዚህ አስተናጋጁ መሳሪያው በቁልፍ ሰሌዳው ላይ የስቴት LEDsን ሊያበራ ይችላል።) የአውቶቡስ ጊዜዎች በሥዕሉ ላይ ይታያሉ. ሰዓቱ እና የውሂብ ምልክቶች የሚነዱት የውሂብ ዝውውሮች ሲከሰቱ ብቻ ነው, እና አለበለዚያ እነሱ በሎጂክ '1' ውስጥ ስራ ፈት በሆነ ሁኔታ ውስጥ ይያዛሉ. ጊዜዎቹ ከመዳፊት ወደ ማስተናገጃ ግንኙነቶች እና ባለሁለት አቅጣጫ የቁልፍ ሰሌዳ ግንኙነቶች የምልክት መስፈርቶችን ይገልፃሉ። የቁልፍ ሰሌዳ ወይም የመዳፊት በይነገጽ ለመፍጠር PS/2 በይነገጽ ወረዳ በFPGA ውስጥ ሊተገበር ይችላል።

የቁልፍ ሰሌዳ
የቁልፍ ሰሌዳው ክፍት ሰብሳቢ ሾፌሮችን ስለሚጠቀም ኪቦርዱ ወይም የተያያዘው አስተናጋጅ መሳሪያ ባለ ሁለት ሽቦ አውቶቡሱን መንዳት ይችላል (አስተናጋጁ መሳሪያው ወደ ኪቦርዱ መረጃ ካልላከለ አስተናጋጁ የግቤት-ብቻ ወደቦችን መጠቀም ይችላል)።
PS/2-style የቁልፍ ሰሌዳዎች የቁልፍ ማተሚያ ውሂብን ለማስተላለፍ የቃኝ ኮዶችን ይጠቀማሉ። እያንዳንዱ ቁልፍ ቁልፉ በተጫኑ ቁጥር የሚላክ ኮድ ይመደባል. ቁልፉ ከተቀመጠ፣ የፍተሻ ኮዱ በ100 ሚሴ አንድ ጊዜ ያህል በተደጋጋሚ ይላካል። ቁልፉ ሲለቀቅ F0 (ሁለትዮሽ "11110000") ቁልፍ ኮድ ይላካል, ከዚያም የተለቀቀው ቁልፍ የፍተሻ ኮድ ይከተላል. አንድ ቁልፍ አዲስ ቁምፊ ለመስራት (እንደ አቢይ ሆሄያት) መቀየር ከተቻለ ከስካን ኮድ በተጨማሪ የፈረቃ ቁምፊ ይላካል እና አስተናጋጁ የትኛውን ASCII ቁምፊ መጠቀም እንዳለበት መወሰን አለበት። አንዳንድ ቁልፎች፣ የተራዘሙ ቁልፎች ተብለው የሚጠሩት፣ ከቅኝት ኮድ በፊት E0 (ሁለትዮሽ “11100000”) ይልካሉ (እና ከአንድ በላይ የፍተሻ ኮድ ሊልኩ ይችላሉ።) የተራዘመ ቁልፍ ሲለቀቅ የE0 F0 ቁልፍ ኮድ ይላካል እና ከዚያ የፍተሻ ኮድ ይከተላል። ለአብዛኛዎቹ ቁልፎች ቅኝት ኮዶች በሥዕሉ ላይ ይታያሉ። አስተናጋጅ መሣሪያም ውሂብ ወደ የቁልፍ ሰሌዳ መላክ ይችላል። ከታች አንድ አስተናጋጅ ሊልክባቸው የሚችሉ አንዳንድ የተለመዱ ትዕዛዞች አጭር ዝርዝር አለ።

• ED Num Lockን፣ Caps Lockን እና Scroll Lock LEDsን አዘጋጅ። የቁልፍ ሰሌዳ ED ከተቀበለ በኋላ ኤፍኤ ይመልሳል፣ ከዚያም አስተናጋጁ የ LED ሁኔታን ለማዘጋጀት ባይት ይልካል፡ ቢት 0 የሸብልል መቆለፊያን፣ ቢት 1 Num Lockን እና ቢት 2 ስብስቦችን Caps lock። ቢት 3 እስከ 7 ችላ ተብለዋል።
• ኢኢ፡ ኢኮ (ሙከራ)። የቁልፍ ሰሌዳ EEን ከተቀበለ በኋላ EEን ይመልሳል።
• F3፡ የፍተሻ ኮድ ድግግሞሽ መጠን ያዘጋጁ። የቁልፍ ሰሌዳ ኤፍ 3 ሲቀበል ይመልሳል፣ ከዚያም አስተናጋጁ የድግግሞሹን መጠን ለማዘጋጀት ሁለተኛ ባይት ይልካል።
• FE፡ እንደገና ላክ FE በጣም የቅርብ ጊዜውን የፍተሻ ኮድ እንደገና ለመላክ የቁልፍ ሰሌዳውን ይመራል።
• ኤፍ. ዳግም አስጀምር የቁልፍ ሰሌዳውን እንደገና ያስጀምራል።

የቁልፍ ሰሌዳው ውሂብን ወደ አስተናጋጁ መላክ የሚችለው ሁለቱም የውሂብ እና የሰዓት መስመሮች ከፍተኛ ሲሆኑ (ወይም ስራ ፈት) ሲሆኑ ብቻ ነው። አስተናጋጁ የአውቶብስ ማስተር ስለሆነ፣ አውቶቡሱን ከመንዳት በፊት አስተናጋጁ መረጃ እየላከ መሆኑን ለማየት ኪቦርዱ ማረጋገጥ አለበት። ይህንን ለማመቻቸት የሰዓት መስመር እንደ "ግልጽ ለመላክ" ምልክት ጥቅም ላይ ይውላል. አስተናጋጁ የሰዓት መስመሩን ዝቅ ካደረገ፣ ሰዓቱ እስኪወጣ ድረስ የቁልፍ ሰሌዳው ምንም አይነት መረጃ መላክ የለበትም። የቁልፍ ሰሌዳው መረጃን ወደ አስተናጋጁ በ11 ቢት ቃላቶች ይልካል ይህም '0' ጅምር ቢት ከዚያም 8-ቢት ስካን ኮድ (ኤልኤስቢ መጀመሪያ) በመቀጠል ያልተለመደ ፓሪቲ ቢት እና በ'1' ማቆሚያ ቢት ይቋረጣል። ውሂቡ በሚላክበት ጊዜ የቁልፍ ሰሌዳው የ 11 የሰዓት ሽግግሮችን (ከ 20 እስከ 30 ኪኸ) ያመነጫል, እና መረጃው በሰዓቱ በሚወድቅ ጠርዝ ላይ ይሠራል.

ሁሉም የቁልፍ ሰሌዳ አምራቾች የ PS / 2 ዝርዝሮችን በጥብቅ አይከተሉም; አንዳንድ የቁልፍ ሰሌዳዎች ትክክለኛውን ምልክት ማድረጊያ ጥራዝ ላያመጡ ይችላሉ።tages ወይም መደበኛ የግንኙነት ፕሮቶኮሎችን ይጠቀሙ። ከዩኤስቢ አስተናጋጅ ጋር ያለው ተኳሃኝነት በተለያዩ የቁልፍ ሰሌዳዎች መካከል ሊለያይ ይችላል። 1

ለአብዛኛዎቹ PS/2 ቁልፎች ስካን ኮዶች ከዚህ በታች ባለው ስእል ይታያሉ።

አይጥ
አይጡ ሲንቀሳቀስ የሰዓት እና የውሂብ ምልክት ያወጣል፣ይህ ካልሆነ ግን እነዚህ ምልክቶች በሎጂክ '1' ይቀራሉ። መዳፊቱ በተንቀሳቀሰ ቁጥር ሶስት ባለ 11-ቢት ቃላት ከመዳፊት ወደ አስተናጋጅ መሳሪያ ይላካሉ። እያንዳንዱ ባለ 11 ቢት ቃላቶች የ'0' ጅምር ቢት፣ ከዚያም 8 ቢት ዳታ (LSB first)፣ በመቀጠልም ያልተለመደ ተመሳሳይነት ቢት እና በ'1' ማቆሚያ ቢት ይቋረጣሉ። ስለዚህ እያንዳንዱ የመረጃ ስርጭት 33 ቢት ይይዛል፣ ቢት 0፣ 11 እና 22 '0' start bits ሲሆኑ ቢት 11፣ 21 እና 33 ደግሞ '1' የማቆሚያ ቢትስ ናቸው። ሦስቱ ባለ 8-ቢት ዳታ መስኮች ከላይ በስዕሉ ላይ እንደሚታየው የመንቀሳቀስ መረጃን ይይዛሉ። መረጃው በሰዓቱ በሚወድቅ ጠርዝ ላይ የሚሰራ ነው፣ እና የሰዓት ጊዜው ከ20 እስከ 30 ኪኸ ነው።
አይጤው አንጻራዊ የማስተባበር ስርዓትን ይወስዳል፡ አይጤውን ወደ ቀኝ ማንቀሳቀስ በX መስክ ላይ አወንታዊ ቁጥር ይፈጥራል፣ እና ወደ ግራ መሄድ አሉታዊ ቁጥር ይፈጥራል። እንደዚሁም መዳፊትን ወደ ላይ ማንቀሳቀስ በ Y መስክ ውስጥ አዎንታዊ ቁጥር ይፈጥራል, እና ወደ ታች መውረድ አሉታዊ ቁጥርን ይወክላል (በሁኔታ ባይት ውስጥ ያሉት XS እና YS ቢት የምልክት ቢት ናቸው - '1' አሉታዊ ቁጥርን ያመለክታል). የ X እና Y ቁጥሮች መጠን የመዳፊት እንቅስቃሴን መጠን ይወክላሉ - ቁጥሩ በትልቁ ፣አይጡ በፍጥነት እየተንቀሳቀሰ ነው (በሁኔታ ባይት ውስጥ ያሉት XV እና YV ቢት የእንቅስቃሴ የትርፍ ፍሰት አመልካቾች ናቸው - '1' ማለት የትርፍ ፍሰት ተከስቷል) . አይጤው ያለማቋረጥ የሚንቀሳቀስ ከሆነ፣ የ33-ቢት ስርጭቶቹ በየ50 ሚሴ ወይም ከዚያ በላይ ይደጋገማሉ። በሁኔታ ባይት ውስጥ ያሉት የL እና R መስኮች ግራ እና ቀኝ መጫኑን ያመለክታሉ (a '1' የሚለው ቁልፍ እየተጫነ መሆኑን ያሳያል)።

የቁልፍ ሰሌዳ
የ Anvyl ቁልፍ ሰሌዳ 16 የተሰየሙ ቁልፎች አሉት (0-F)። ከግራ ወደ ቀኝ ያሉት እያንዳንዱ የረድፍ አዝራሮች ከረድፍ ፒን ጋር የተሳሰሩበት እና ከላይ እስከ ታች ያለው እያንዳንዱ አምድ ከአምድ ፒን ጋር የተቆራኘበት እንደ ማትሪክስ ሆኖ ተዋቅሯል። ይህ ለተጠቃሚው የአዝራር መግፋትን ለመፍታት አራት ረድፍ ፒን እና አራት አምድ ፒን ይሰጣል። አንድ አዝራር ሲጫን ከዚያ አዝራር ረድፍ እና አምድ ጋር የሚዛመዱ ፒኖች ይገናኛሉ።
የአዝራር ሁኔታን ለማንበብ፣ አዝራሩ ያለበት የአምድ ፒን ዝቅተኛ መሆን ሲኖርበት የተቀሩት ሶስት አምዶች ፒን ደግሞ ከፍ ብለው መንዳት አለባቸው። ይህ በዚያ አምድ ውስጥ ያሉትን ሁሉንም አዝራሮች ያነቃል። በዚያ አምድ ውስጥ ያለ አዝራር ሲገፋ፣ ተዛማጁ የረድፍ ፒን ዝቅተኛ አመክንዮ ያነባል።
እያንዳንዱን አራት አምዶች አንድ በአንድ በማንቃት የሁሉም 16 አዝራሮች ሁኔታ በአራት-ደረጃ ሂደት ሊወሰን ይችላል። ይህ የ "1110" ስርዓተ-ጥለት በአዕማድ ፒን በኩል በማዞር ሊከናወን ይችላል. በእያንዳንዱ እርምጃ የረድፍ ፒን አመክንዮ ደረጃዎች በዚያ አምድ ውስጥ ካሉት አዝራሮች ሁኔታ ጋር ይዛመዳሉ።

በተመሳሳይ ረድፍ ላይ በአንድ ጊዜ መጫንን ለመፍቀድ፣ በምትኩ የአምዱ ፒኖችን ከውስጥ የሚጎትቱ ተቃዋሚዎች ጋር በሁለት አቅጣጫ ያዋቅሩ እና ዓምዶቹ በአሁኑ ጊዜ እንዳይነበቡ በከፍተኛ ግፊት እንዲቆዩ ያድርጉ።

Oscillators / ሰዓቶች
የ Anvyl ቦርድ አንድ ነጠላ 100MHz ክሪስታል oscillator ያካትታል ፒን D11 ጋር የተገናኘ (D11 በባንክ ውስጥ GCLK ግብዓት ነው 0). የግቤት ሰዓቱ በSpartan-6 ውስጥ ያሉትን የአራቱን የሰዓት አስተዳደር ሰቆች ማንኛውንም ወይም ሁሉንም መንዳት ይችላል። እያንዳንዱ ንጣፍ ሁለት ዲጂታል ሰዓት አስተዳዳሪዎች (ዲሲኤም) እና አንድ ደረጃ-የተቆለፈ ሉፕ (PLS) ያካትታል።ዲሲኤም የግብአት ድግግሞሹን አራት ደረጃዎች (0º፣ 90º፣ 180º እና 270º)፣ የተከፋፈለ ሰዓት ያቀርባል ይህም የግብአት ሰዓቱ ሊከፋፈል ይችላል። በማንኛውም ኢንቲጀር ከ 2 እስከ 16 ወይም 1.5 ፣ 2.5 ፣ 3.5… 7.5 እና ሁለት አንቲፋዝ የሰዓት ውጤቶች በማንኛውም ኢንቲጀር ከ 2 እስከ 32 ሊባዙ እና በተመሳሳይ ጊዜ በማንኛውም ኢንቲጀር ከ 1 እስከ 32 ሊካፈሉ ይችላሉ።

PLLs Voltagበ FPGA ውቅረት ጊዜ በፕሮግራም ሊሠሩ የሚችሉ ሶስት ስብስቦችን በማዘጋጀት ከ400ሜኸ እስከ 1080ሜኸር ክልል ውስጥ ድግግሞሾችን ለማመንጨት ፕሮግራም የሚዘጋጅ ቁጥጥር የተደረገባቸው ኦስሲሊተሮች (VCOs)። የVCO ውጤቶች በ0 እና 45 መካከል በማንኛውም ኢንቲጀር ሊካፈሉ የሚችሉ ስምንት እኩል-ቦታ ያላቸው (90º፣ 135º፣ 180º፣ 225º፣ 270º፣ 315º፣ 1º እና 128º) ውጽዓቶች አሏቸው።

መሰረታዊ I / O
አንቪል ሰሌዳው አስራ አራት ኤልኢዲዎችን (አስር ቀይ፣ ሁለት ቢጫ እና ሁለት አረንጓዴ)፣ ስምንት የስላይድ መቀየሪያዎችን፣ ስምንት የዲአይፒ ቁልፎችን በሁለት ቡድን፣ አራት የግፋ አዝራሮች፣ ባለ ሶስት ባለ ሁለት አሃዝ የሰባት ክፍል ማሳያዎችን እና ባለ 630 ​​ማሰሪያ ነጥብ የዳቦ ሰሌዳን ያካትታል። አስር ዲጂታል I/O's. የግፋ አዝራሮች፣ የስላይድ ማብሪያና ማጥፊያዎች ከኤፍፒጂኤ ጋር በተከታታይ ተቃዋሚዎች (Resistors) በኩል ተያይዘዋል ሳይታሰብ አጭር ወረዳዎች ጉዳት እንዳይደርስባቸው ለመከላከል (አጭር ዙር ለአንድ ፑሽ ቁልፍ ወይም ስላይድ ማብሪያ) የተመደበ የ FPGA ፒን ሳያውቅ እንደ ውፅዓት ከተገለጸ ሊፈጠር ይችላል። የግፋ አዝራሮች በእረፍት ጊዜ ዝቅተኛ ውጤት የሚያመነጩ "አፍታ" መቀየሪያዎች ናቸው, እና ከፍተኛ ውጤት ሲጫኑ ብቻ ነው. የስላይድ መቀየሪያዎች እና የዲአይፒ መቀየሪያዎች እንደ ቦታቸው ቋሚ ከፍተኛ ወይም ዝቅተኛ ግብዓቶችን ያመነጫሉ. አሥሩ ዲጂታል የዳቦ ሰሌዳ I/O (BB1 – BB10) ከ FPGA ጋር በቀላሉ የተገናኙት በቀላሉ ወደ ብጁ ወረዳዎች እንዲካተቱ ነው።

የግፊት አዝራሮች	የስላይድ መቀየሪያዎች	DIP መቀየሪያዎች	LEDs			የዳቦ ሰሌዳ
BTN0፡ E6	SW0፡ V5	DIP8-1፡ G6	LD0፡ W3	LD9፡ R7	BB1፡ AB20		BB9፡ R19
BTN1፡ D5	SW1፡ U4	DIP8-2፡ G4	LD1፡ Y4	LD10፡ U6	BB2፡ P17		BB10፡ V19
BTN2፡ A3	SW2፡ V3	DIP8-3፡ F5	LD2፡ Y1	LD11፡ T8	BB3፡ P18
BTN3፡ AB9	SW3፡ P4	DIP8-4፡ E5	LD3፡ Y3	LD12፡ T7	BB4፡ Y19
	SW4፡ R4	DIP9-1፡ F8	LD4፡ AB4	LD13፡ W4	BB5፡ Y20
	SW5፡ P6	DIP9-2፡ F7	LD5፡ W1	LD14፡ U8	BB6፡ R15
	SW6፡ P5	DIP9-3፡ C4	LD6፡ AB3		BB7፡ R16
	SW7፡ P8	DIP9-4፡ D3	LD7፡ AA4		BB8፡ R17

ሠንጠረዥ 1. መሰረታዊ I / O pinout.

ሰባት-ክፍል ማሳያ

የ Anvyl ሰሌዳ ሶስት ባለ 2-አሃዝ የጋራ ካቶድ ሰባት-ክፍል LED ማሳያዎችን ይዟል። እያንዳንዳቸው ሁለት አሃዞች በ "ስዕል ስምንት" ስርዓተ-ጥለት ውስጥ የተደረደሩ ሰባት ክፍሎች ያሉት ሲሆን በእያንዳንዱ ክፍል ውስጥ LED የተገጠመለት ነው. ክፍል ኤልኢዲዎች በተናጥል ሊበሩ ይችላሉ፣ ስለዚህ ከ128 ቅጦች ውስጥ አንዳቸው የተወሰኑ የ LED ክፍሎችን በማብራት እና ሌሎቹን ጨለማ በመተው በዲጂት ሊታዩ ይችላሉ። ከእነዚህ 128 ሊሆኑ የሚችሉ ቅጦች፣ ከአስርዮሽ አሃዞች ጋር የሚዛመዱ አስሩ በጣም ጠቃሚ ናቸው።
የጋራ የካቶድ ምልክቶች ለሶስት ባለ 2 አሃዝ ማሳያዎች እንደ ስድስት "አሃዝ ማንቃት" የግቤት ምልክቶች ይገኛሉ። በስድስት አሃዞች ላይ ያሉት ተመሳሳይ ክፍሎች ያሉት አኖዶች AA እስከ AG ከተሰየሙ ሰባት የወረዳ ኖዶች ጋር ተገናኝተዋል (ስለዚህ፣ ለምሳሌample, ከስድስቱ አሃዞች ውስጥ ያሉት ስድስት "D" አኖዶች ወደ አንድ ነጠላ የወረዳ መስቀለኛ መንገድ "AD" ተብሎ ይመደባሉ). እነዚህ ሰባት የአኖድ ምልክቶች ለባለ 2 አሃዝ ማሳያዎች እንደ ግብአት ይገኛሉ። ይህ የሲግናል ግንኙነት እቅድ ባለብዙ-ተያያዥ ማሳያን ይፈጥራል፣ የአኖድ ሲግናሎች ለሁሉም አሃዞች የተለመዱ ቢሆኑም ተጓዳኝ የካቶድ ምልክቱ የተረጋገጠውን የዲጂቱን ክፍሎች ብቻ ማብራት ይችላሉ።

በእያንዳንዱ ማሳያ ላይ ባለ ሁለት አሃዝ ቁጥር ለማሳየት የቃኝ ማሳያ መቆጣጠሪያ ዑደት መጠቀም ይቻላል. ይህ ወረዳ የያንዳንዱ አሃዝ የካቶድ ምልክቶችን እና ተጓዳኝ የአኖድ ንድፎችን በተከታታይ፣ በተከታታይ፣ በዝማኔ ፍጥነት ከሰው ዓይን ምላሽ ያንቀሳቅሳል። እያንዳንዱ አሃዝ የሚበራው ከስድስተኛው ጊዜ ውስጥ ብቻ ነው፣ ነገር ግን አይን እንደገና ከመብራቱ በፊት የጨለመውን አሃዝ ሊገነዘብ ስለማይችል አሃዙ ያለማቋረጥ የበራ ይመስላል። የዝማኔው (ወይም “አድስ”) መጠኑ በተወሰነ ነጥብ (45 ኸርዝ አካባቢ) ከተዘገመ አብዛኛው ሰው የማሳያውን ብልጭ ድርግም ማለት ይጀምራል።
እያንዳንዱ ስድስቱ አሃዞች ብሩህ እና ቀጣይነት ባለው ብርሃን እንዲታዩ፣ እያንዳንዱ አሃዝ ከ1 እስከ 16 ሚሴ አንድ ጊዜ መንዳት አለበት (ለአድስ ድግግሞሽ ከ1KHz እስከ 60Hz)። ለ exampለ፣ በ60Hz የማደስ ዕቅድ ውስጥ፣ ሙሉው ማሳያ በየ16 ሚሴ አንድ ጊዜ ይታደሳል፣ እና እያንዳንዱ አሃዝ ለ 1/6 የማደሻ ዑደቱ፣ ወይም 2.67ms። ተጓዳኝ የካቶድ ምልክት በሚነዳበት ጊዜ መቆጣጠሪያው ትክክለኛው የአኖድ ንድፍ መኖሩን ማረጋገጥ አለበት. ሂደቱን በምሳሌ ለማስረዳት Cat1 ከተገለጸ AB እና AC ሲገለጹ “1” በዲጂት አቀማመጥ 1 ላይ ይታያል። ከዚያም Cat2 AA፣ AB እና AC ሲረጋገጥ “7” ይታያል። be displayed in digit position 2. Cat1 እና AB፣ AC በ8ms የሚነዱ ከሆነ፣ እና Cat2 እና AA፣ AB፣ AC ማለቂያ በሌለው ተከታታይ ለ 8ms የሚነዱ ከሆነ ማሳያው “17” ያሳያል። አንድ የቀድሞampባለ ሁለት-አሃዝ ተቆጣጣሪ le timing ዲያግራም ከዚህ በታች ይታያል።

የማስፋፊያ ቆጣሪዎች
የ Anvyl ቦርድ ባለ 2×20 ፒን አያያዥ እና ሰባት ባለ 12-ሚስማር ፒሞድ ወደቦች አሉት። Pmod ports ከተለያዩ ካታሎግ አከፋፋዮች ከሚገኙ መደበኛ 2×6 ፒን ራስጌዎች ጋር የሚሰሩ ባለ 100×2 የቀኝ አንግል፣ 6-ሚል ሴት አያያዦች ናቸው። እያንዳንዱ ባለ 12-ፒን ፒሞድ ወደብ ሁለት ባለ 3.3 ቪ ቪሲሲ ምልክቶች (ፒን 6 እና 12)፣ ሁለት የግራውንድ ሲግናሎች (ፒን 5 እና 11) እና ስምንት አመክንዮ ምልክቶችን ይሰጣል። ቪሲሲ እና ግራውንድ ፒኖች እስከ 1A የአሁኑን ሊያደርሱ ይችላሉ። የ Pmod ዳታ ሲግናሎች ጥንዶች አይደሉም፣ እና ያለ ተከላካይ ቁጥጥር ወይም ማዛመድ ሳይዘገዩ በጣም የሚገኙ ትራኮችን በመጠቀም ይተላለፋሉ። Digilent ከ Pmod ወደቦች ጋር ሊጣበቁ የሚችሉ ብዙ የ Pmod መለዋወጫ ሰሌዳዎችን ያዘጋጃል። ለ Anvyl "Anvyl Pmod Pack" የሚባል የሚመከሩ Pmods ስብስብ አለን።

ባለ 40-ፒን ማስፋፊያ ማገናኛ ከPmods JD፣ JE፣ JF እና JG ጋር የሚጋሩ 32 I/O ምልክቶች አሉት። እንዲሁም GND፣ VCC3V3 እና VCC5V0 ግንኙነቶችን ያቀርባል።

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
ጃ1፡AA18	ጀቢ1፡ Y16	ጄሲ1፡ Y10	JD1፡ AB13	ጄ1፡ U10	ጄኤፍ1፡ ቪ7	JG1፡ V20
ጃ2፡AA16	ጀቢ2፡ AB14	ጄሲ2፡ AB12	JD2፡ Y12	JE2፡ V9	ጄኤፍ2፡ ወ6	JG2፡ T18
ጃ3፡ Y15	ጀቢ3፡ Y14	ጄሲ3፡ AB11	JD3፡ T11	ጄ3፡ Y8	ጄኤፍ3፡ Y7	JG3፡ D17
ጃ4፡ V15	ጀቢ4፡ U14	ጄሲ4፡ AB10	JD4፡ W10	JE4፡ AA8	ጄኤፍ4፡ AA6	JG4፡ B18
ኢያ7፡ AB18	ጀቢ7፡ AA14	ጄሲ7፡ AA12	JD7፡ W12	ጄ7፡ U9	ጄኤፍ7፡ ወ8	JG7፡ T17
ኢያ8፡ AB16	ጀቢ8፡ ወ14	ጄሲ8፡ Y11	JD8፡ R11	JE8፡ W9	ጄኤፍ8፡ Y6	JG8፡ A17
ኢያ9፡ AB15	ጀቢ9፡ T14	ጄሲ9፡ AA10	JD9፡ V11	ጄ9፡ Y9	JF9፡ AB7	JG9፡ C16
ጃ10፡ W15	ጀቢ10፡ ወ11	ጄሲ10፡ Y13	JD10፡ T10	ጄ10፡ AB8	JF10፡ AB6	JG10፡ A18

ሠንጠረዥ 2. Pmod pinout.

የቅጂ መብት Digilent, Inc. ሁሉም መብቶች የተጠበቁ ናቸው.
ሌሎች የተጠቀሱ ምርቶች እና የኩባንያ ስሞች የየባለቤቶቻቸው የንግድ ምልክቶች ሊሆኑ ይችላሉ።

ሰነዶች / መርጃዎች

DIGILENT Anvyl FPGA ቦርድ [pdf] የተጠቃሚ መመሪያ XC6SLX45-CSG484-3፣ Anvyl FPGA ቦርድ፣ አንቪል FPGA፣ ቦርድ

ዋቢዎች

• የተጠቃሚ መመሪያ