DSP ገንቢ ለኢንቴል FPGAs
የምርት መረጃ
ምርቱ ለIntel FPGAs DSP Builder ይባላል። ተጠቃሚዎች በ Intel FPGAs ላይ ዲጂታል ሲግናል ፕሮሰሲንግ (DSP) አልጎሪዝም እንዲነድፉ እና እንዲተገብሩ የሚያስችል የሶፍትዌር መሳሪያ ነው። መሣሪያው ከ MathWorks MATLAB እና ከሲሙሊንክ መሳሪያ ጋር የተዋሃደ ስዕላዊ በይነገጽ ያቀርባል፣ ይህም ተጠቃሚዎች የብሎክ ዲያግራም አቀራረብን በመጠቀም የDSP ስርዓቶችን እንዲነድፉ ያስችላቸዋል። መሣሪያው የተለያዩ ስሪቶች አሉት, የቅርብ ጊዜው ስሪት 22.4 ነው. እያንዳንዱ ክለሳ አዳዲስ ባህሪያትን፣ የሳንካ ጥገናዎችን እና ማሻሻያዎችን በማስተዋወቅ ምርቱ በርካታ ክለሳዎችን አልፏል። የክለሳ ታሪክ ሠንጠረዥ በእያንዳንዱ ስሪት ውስጥ የተደረጉ ለውጦችን ማጠቃለያ ያቀርባል. ምርቱ ሁለት የብሎኬት እትሞች አሉት፡ መደበኛ ብሎኬት እና የላቀ ብሎኬት። መደበኛው ብሎኬት ለኢንቴል ኳርተስ ፕራይም ስታንዳርድ እትም የሚገኝ ሲሆን የላቀው ብሎኬት ደግሞ ለ Intel Quartus Prime Pro Edition እና Intel Quartus Prime Standard Edition ይገኛል። ምርቱ ለትክክለኛው ተከላ እና አጠቃቀም መሟላት ያለባቸው የስርዓት መስፈርቶች አሉት. ለ64-ቢት የMATLAB ስሪቶች ድጋፍ ያለው ቢያንስ አንድ የMathWorks MATLAB እና የሲሙሊንክ መሣሪያን ይፈልጋል። የIntel Quartus Prime የሶፍትዌር ሥሪት ጥቅም ላይ እየዋለ ካለው የDSP Builder ለኢንቴል FPGAs ስሪት ጋር መመሳሰል አለበት። የላቀ ብሎኬት ለሁሉም ስራዎች የሲሙሊንክ ቋሚ ነጥብ አይነቶችን ይጠቀማል እና ፈቃድ ያላቸው የሲሙሊንክ ቋሚ ነጥብ ስሪቶችን ይፈልጋል። ኢንቴል ለተጨማሪ ተግባር የዲኤስፒ ሲስተም Toolboxን እና የኮሙኒኬሽን ሲስተም መሣሪያ ቦክስን ይመክራል።
የምርት አጠቃቀም መመሪያዎች
- በስራ ቦታዎ ላይ ተኳሃኝ የሆነ የMathWorks MATLAB እና Simulink መሳሪያ መጫኑን ያረጋግጡ። መሣሪያው የ MATLAB 64-ቢት ስሪቶችን ብቻ ነው የሚደግፈው።
- ተገቢውን የኢንቴል ኳርተስ ፕራይም ሶፍትዌር ስሪት መጫኑን ያረጋግጡ። ስሪቱ እርስዎ እየተጠቀሙበት ላለው የኢንቴል FPGAዎች ከDSP Builder ስሪት ጋር መመሳሰል አለበት።
- ለIntel FPGAs DSP Builderን ያስጀምሩ እና የግራፊክ በይነገጽን ይክፈቱ።
- በመሳሪያው የቀረበውን የብሎክ ዲያግራም አቀራረብ በመጠቀም የእርስዎን DSP ስርዓት ይንደፉ። የሚፈልጉትን ስልተ ቀመር ለመገንባት ያሉትን ብሎኮች እና ባህሪያት ይጠቀሙ።
- አድቫን ይውሰዱtagበንድፍዎ ውስጥ ላሉት ሁሉም ስራዎች ከሲሙሊንክ ቋሚ ነጥብ ዓይነቶች። ለSimulink Fixed Point አስፈላጊ ፍቃዶች እንዳሉዎት ያረጋግጡ።
- ተጨማሪ ተግባራትን ከፈለጉ፣ በIntel የሚመከሩትን የዲኤስፒ ሲስተም Toolbox እና የኮሙኒኬሽን ሲስተም መሣሪያ ሳጥን ለመጠቀም ያስቡበት።
- ንድፍዎ ከተጠናቀቀ በኋላ አስፈላጊውን ማመንጨት ይችላሉ fileኢንቴል ኤፍፒጂኤ ለማቀናጀት።
እነዚህን የአጠቃቀም መመሪያዎች በመከተል፣ DSP Builder for Intel FPGAsን በመጠቀም በIntel FPGAs ላይ የDSP ስልተ ቀመሮችን በብቃት መንደፍ እና መተግበር ይችላሉ።
DSP ገንቢ ለ Intel® FPGAs የመልቀቂያ ማስታወሻዎች
ተዛማጅ መረጃ
- የእውቀት መሠረት
- የሶፍትዌር ጭነት እና ፍቃድ
ኤራራታ
Errata የተግባር ጉድለቶች ወይም ስህተቶች ናቸው፣ ይህም ምርቱ ከታተመ ዝርዝር መግለጫዎች እንዲወጣ ሊያደርግ ይችላል። የሰነድ ጉዳዮች ስህተቶች፣ ግልጽ ያልሆኑ መግለጫዎች፣ ወይም ከአሁኑ የታተሙ ዝርዝር መግለጫዎች ወይም የምርት ሰነዶች ግድፈቶች ያካትታሉ።
ስለ ኢራታ እና በኤራታ የተጎዱትን ስሪቶች ሙሉ መረጃ ለማግኘት የIntel®ን የእውቀት መሰረት ገጽ ይመልከቱ። webጣቢያ.
ተዛማጅ መረጃ
የእውቀት መሠረት
DSP ገንቢ ለኢንቴል FPGAs የላቀ ብሎኬት ማሻሻያ ታሪክ
| ሥሪት | ቀን | መግለጫ |
| 22.4 | 2022.12.12 | የተጨመረው ማትሪክስ ማባዛት ሞተር ዲዛይን Exampለ. |
| 22.3 | 2022.09.30 | • የተሻሻለ አፈጻጸም፡
- DSP Builder አሁን የFP DSP ብሎክን ለFP16 እና Bfloat16 ይጠቀማል፣ በትክክል የተጠጋ፣ አክል, ንዑስ or AddSub በ Intel Agilex መሳሪያዎች ላይ - በDSP Builder blockset ውስጥ ለዲኤስፒ ከባድ እና ለዲኤስፒ ቀላል አርክቴክቸር ለትርፍ እና ለተፈጥሮ ሎግ አቅርቧል። - የተሻሻለ FP FFT አመክንዮ አጠቃቀም ለሁለት ዝቅተኛ ትክክለኛ የFP ቅርጸቶች፡ FP16 እና FP19። • የተሻሻለ የDSP Builder ንድፎችን ከሌሎች አይፒ ጋር በፕላትፎርም ዲዛይነር ማዋሃድ። - DSP Builder አይገለበጥም ነገር ግን (በአማራጭ) ውስብስብ ምልክቶችን እንደ አንድ ነጠላ መተላለፊያ አካል አንድ ላይ ያቆያል። - እንዲሁም ለቧንቧው ብጁ ሚና መመደብ ይችላሉ። DSP Builder በይነገጹን በ DSP Builder ሞዴል ስም ቅድመ ቅጥያ በማድረግ ብዙ ቱቦዎችን ልዩ ስሞችን በራስ ሰር ይመድባል። • የን ነባሪ ውቅር አሻሽሏል። ኤፍኤፍቲ የ FFT መለኪያዎችን በሚቀይሩበት ጊዜ ስህተቶችን ለመቀነስ ያግዳል. • የውስጣዊ ሁኔታን ዳግም ለማስጀመር አማራጭ ቀርቧል FIR በሞቃት ዳግም ማስጀመር ወቅት አግድ። • DSP Builder የሚደግፈውን የሲሙሊንክ ብሎኮችን የያዘ ቤተ-መጽሐፍት ታክሏል። |
| 22.2 | 2022.03.30 | የተቀነሰ የውስጥ ድግግሞሽ ብዛት CORDIC የሀብት አጠቃቀምን ለመቀነስ እና ትክክለኛነትን ለመጨመር አግድ። |
| ቀጠለ… | ||
| ሥሪት | ቀን | መግለጫ |
| 22.1 | 2022.06.30 | • የቆይታ ጊዜ ሪፖርት ማድረግን ለ GPIO አግድ (በእ.ኤ.አ. ላይ የዘገየ ሪፖርት ከማድረግ ጋር ተመሳሳይ ነው። የሰርጥ አይ.ኦ
ብሎኮች)። • ድቅል ከኋላ ወደ ኋላ ታክሏል። ቪኤፍኤፍቲ እገዳ፣ የኤፍኤፍቲ ቧንቧ መስመር ሳይታጠብ የኤፍኤፍቲ መጠን ሲቀየር ቀጣይነት ያለው የመረጃ ልውውጥን ይደግፋል። • ለIntel Cyclone 10 LP፣ Intel MAX 10፣ Cyclone IV E+GX በDSP Builder Advanced Pro ድጋፍ ታክሏል። የተፈጠረውን RTL ከIntel Quartus Std እትም ጋር ማጠናቀር አለቦት። • የንባብ መዳረሻ መቆጣጠሪያ ዘዴን ወደ ላይ አራዘመ የተጋሩ ሜምስ አግድ • የተሻሻለ DSP የማገጃ ማሸግ በመለወጥ አክል, ንዑስ, እና መ ወደ ተለዋዋጭ AddSub አግድ |
| 21.4 | 2021.12.30 | ታክሏል። AXI4Stream ተቀባይ እና AXI4Stream አስተላላፊ ወደ በዥረት መልቀቅ ቤተ መጻሕፍት |
| 21.3 | 2021.09.30 | • DFT ቤተ-መጽሐፍት ታክሏል። ዲኤፍቲ, አግድ አግድ, እና እንደገና ይዘዙ እና እንደገና ይመዝኑ ብሎኮች
• ለሳይክሎን ቪ መሳሪያዎች ድጋፍ ታክሏል። • የምክር ንባብ መዳረሻ (RA) መቆጣጠሪያዎች ወደ DSP Builder ማህደረ ትውስታ ብሎኮች ታክለዋል። • የቀለለ ከኋላ-ወደ-ኋላ FFT ብሎኬት ታክሏል። • ከስሪት ጋር ተኳዃኝ የሆነ የኢንቴል ኳርተስ ፕራይም መጫን ሳያስፈልገው DSP Builderን በብቸኝነት የመጫን ችሎታ ታክሏል። |
| 21.1 | 2021.06.30 | • ታክሏል። የመጨረሻ ግዛት ማሽን አግድ እና ዲዛይን ለምሳሌampለ.
• ለMATLAB ስሪት ተጨማሪ ድጋፍ፡ R2020b |
| 20.1 | 2020.04.13 | ውስጥ የተወገደ መሣሪያ መራጭ የመሣሪያ መለኪያዎች ፓነል. |
| 2019.09.01 | ለIntel Agilex® መሳሪያዎች ድጋፍ ታክሏል። | |
| 19.1 | 2019.04.01 | • ለሁለት አዳዲስ ተንሳፋፊ ነጥብ ዓይነቶች float16_m7 (bfloat) እና float19_m10 ተጨማሪ ድጋፍ።
• ጥገኛ የመዘግየት ባህሪ ታክሏል። • ታክሏል FIFO ቋት ሙላ ደረጃ ሪፖርት ማድረግ። |
| 18.1 | 2018.09.17 | • ታክሏል HDL ማስመጣት።
• የተጨመሩ የC++ ሶፍትዌር ሞዴሎች። |
| 18.0 | 2018.05.08 | • የDSP Builder ንድፎችን በራስ ሰር ዳግም ለማስጀመር ተጨማሪ ድጋፍ። ዳግም ማስጀመር ማሳነስ የዲዛይኑን ትክክለኛ ተግባር እንደያዘ፣ ዳግም ማስጀመር በሚፈልግ ንድፍ ውስጥ ያለውን አነስተኛ የመመዝገቢያ ስብስብ ይወስናል። DSP Builder ዳግም የሚያስጀምረውን የመመዝገቢያ ቁጥር መቀነስ የተሻሻለ የውጤት ጥራትን ማለትም የተቀነሰ ቦታን እና Fmaxን ይጨምራል።
• ለቢት መስኮች ድጋፍ ታክሏል። የተጋራ ሜም አግድ እነዚህ መስኮች በ ውስጥ ካለው የቢት መስክ ድጋፍ ጋር ተመሳሳይ ተግባር ይሰጣሉ RegField እና Regout ብሎኮች. VHDL ወይም Verilog HDL የተቀናጁ ንድፎችን ወደ DSP Builder ንድፍ የሚያካትተው ለኤችዲኤል ማስመጣት የቤታ ድጋፍ ታክሏል። ከዚያ ከውጭ የመጣውን ንድፍ ከ DSP Builder Simulink ክፍሎች ጋር ማስመሰል ይችላሉ። HDL ማስመጣት አነስተኛ የተጠቃሚ በይነገጽን ያካትታል ነገር ግን አንዳንድ በእጅ ማዋቀር ያስፈልገዋል። ይህንን ባህሪ ለመጠቀም ለMathWorks HDL አረጋጋጭ መሳሪያ ፈቃድ ያስፈልግዎታል። |
| 17.1 | 2017.11.06 | • ታክሏል ልዕለ-sample NCO ንድፍ exampለ.
• ለIntel Cyclone® 10 እና Intel Stratix® 10 መሳሪያዎች ድጋፍ ታክሏል። • የተወገዱ አጋጣሚዎች ምልክቶች አግድ • የተሰረዘ WYSIWYG አማራጭ በርቷል። ሲንተሲስ መረጃ አግድ |
| 17.0 | 2017.05.05 | • ኢንቴል የሚል ስም ተሰጥቶታል።
• ተቋርጧል ምልክቶች አግድ • ታክሏል Gaussian እና የዘፈቀደ ቁጥር Generator ንድፍ የቀድሞampሌስ • ተለዋዋጭ-መጠን ሱፐርስ ታክሏል።ampመሪ ኤፍኤፍቲ ንድፍ ለምሳሌample • ታክሏል። HybridVFFT አግድ • ታክሏል። አጠቃላይ ቪትዊድል እና አጠቃላይ ማልትቪትዊድል ብሎኮች |
| 16.1 | 2016.11.10 | • ለ LTE ማጣቀሻ ንድፍ ባለ 4-ቻናል 2-አንቴና DUC እና DDC ታክሏል።
• BFU_ቀላል ብሎክ ታክሏል። • መደበኛ እና ፕሮ እትሞችን ፈጠረ። Pro Arria 10 መሳሪያዎችን ይደግፋል; ስታንዳርድ ሁሉንም ሌሎች ቤተሰቦች ይደግፋል። • ተቋርጧል ምልክቶች አግድ • በDSP Builder ሜኑ ውስጥ የአቫሎን-ኤምኤም የበይነገጽ ቅንጅቶችን ለማዘጋጀት ተጨማሪ ተግባር |
| ቀጠለ… | ||
| ሥሪት | ቀን | መግለጫ |
| 16.0 | 2016.05.02 | • እንደገና የተደራጁ ቤተ መጻሕፍት
• በMAX 10 መሳሪያዎች ላይ የተሻሻሉ የማጣጠፍ ውጤቶች • ታክሏል አዲስ ንድፍ exampያነሰ፡ - Gaussian የዘፈቀደ ቁጥር Generator - DUC_4C4T4R እና DDC_4C4T4R LTE ዲጂታል ወደ ላይ እና ወደ ታች መለወጥ • አዲስ የኤፍኤፍቲ የመግረዝ ስልት ታክሏል፡ ከፕሪን_እስከ_ስፋት() |
| 15.1 | 2015.11.11 | • ተቋርጧል Quartus IIን አሂድ እና Modelsim አሂድ ብሎኮች
• የሰዓት ማቋረጫ ድጋፍ ታክሏል። • እንደገና ሊዋቀሩ የሚችሉ የFIR ማጣሪያዎች ታክለዋል። • የተሻሻሉ የአውቶቡስ መገናኛዎች፡- - የተሻሻለ የስህተት ማረጋገጫ እና ሪፖርት ማድረግ - የተሻሻለ የማስመሰል ትክክለኛነት - የተሻሻለ የአውቶቡስ ባሪያ ሎጂክ አተገባበር - የተሻሻለ የሰዓት መሻገሪያ • አንዳንድ የአቫሎን-ኤምኤም በይነገጾችን ለውጧል • አዲስ ብሎኮች ታክለዋል፡ — እሴቶችን ያንሱ — ተወዳጅ — ለአፍታ አቁም — Vectorfanout • IIR ታክሏል፡ ባለ ሙሉ መጠን ቋሚ ነጥብ እና IIR፡ ባለ ሙሉ ተመን ተንሳፋፊ ነጥብ ማሳያዎች • የሞደም ማመሳከሪያ ንድፍ ታክሏል ማስተላለፍ እና መቀበል |
| 15.0 | ግንቦት 2015 | • ለSystemVerilog ውፅዓት ድጋፍ ታክሏል።
• ታክሏል ውጫዊ ትውስታዎች ቤተ-መጽሐፍት። • ታክሏል። ውጫዊ ማህደረ ትውስታ አግድ • አዲስ ታክሏል። በሁለቱም ወደቦች ላይ እንዲጻፍ ፍቀድ ግቤት ወደ DualMem አግድ • የተለወጡ መለኪያዎች በርተዋል። አቫሎን ኤምኤምኤስላቭ ቅንጅቶች አግድ |
| 14.1 | ዲሴምበር 2014 | • ለ Arria 10 ጠንካራ ተንሳፋፊ-ነጥብ ብሎኮች ተጨማሪ ድጋፍ
• BusStimulus እና BusStimulus ታክለዋል።Fileአንባቢ ወደ ማህደረ ትውስታ-ካርታ መዝገብ ያግዳል ንድፍ exampለ. • ታክሏል AvalonMMSlaveSettings ማገድ እና DSP ገንቢ> አቫሎን በይነገጽ> አቫሎን-ኤምኤም ባሪያ ምናሌ አማራጭ • ከቁጥጥር እና ሲግናል ብሎኮች የተወገዱ የአውቶቡስ መለኪያዎች • የሚከተለውን ንድፍ ተወግዷል exampያነሰ፡ - የቀለም ቦታ መለወጫ (የሀብት መጋራት ማጠፍ) - የFIR ማጣሪያን በማዘመን Coefficients ጋር መቀላቀል - ቀዳሚ FIR ማጣሪያ (የሀብት መጋራት ማጠፍ) - ነጠላ-ኤስtage IIR ማጣሪያ (የሀብት መጋራት ማጠፍ) - ሶስት-ሰtage IIR ማጣሪያ (የሀብት መጋራት ማጠፍ) • የስርዓት-በ-ሉፕ ድጋፍ ታክሏል። • አዲስ ብሎኮች ታክለዋል፡ - ተንሳፋፊ-ነጥብ ክላሲፋየር - ተንሳፋፊ-ነጥብ ማባዛት ይከማቻል - ወደ ሒሳብ እገዳ የ hypotenuse ተግባር ታክሏል። • ታክሏል ንድፍ exampያነሰ፡ - የቀለም ቦታ መቀየሪያ - ውስብስብ FIR - CORDIC ከቀዳሚ ብሎኮች - የክሬስት ፋክተር ቅነሳ - በማጠፍ FIR - ተለዋጭ የኢንቲጀር ተመን መጥፋት ማጣሪያ - የቬክተር ዓይነት - ተከታታይ እና ድግግሞሽ |
| ቀጠለ… | ||
| ሥሪት | ቀን | መግለጫ |
| • የተጨመሩ የማጣቀሻ ንድፎች፡-
- የክሬስት ፋክተር ቅነሳ - ቀጥተኛ RF ከ Synthesizable Testbench ጋር - ተለዋዋጭ ዲሲሜሽን ማጣሪያ - እንደገና ሊዋቀር የሚችል የመበስበስ ማጣሪያ - ተለዋጭ የኢንቲጀር ተመን መጥፋት ማጣሪያ • የንብረት መጋሪያ አቃፊ ተወግዷል • የዘመነ ALU አቃፊ |
||
| 14.0 | ሰኔ 2014 | • ለMAX 10 FPGAs ድጋፍ ታክሏል።
• ለሳይክሎን III እና Stratix III መሳሪያዎች የተወገደ ድጋፍ • ተሻሽሏል። DSP Builder Run ModelSim አማራጭ ፣ አሁን ModelSim ን ለከፍተኛ ደረጃ ዲዛይን ወይም ለግለሰብ ንዑስ ሞጁሎች እንዲያሄዱ ያስችልዎታል • የኤችዲኤልን ማመንጨት በማውጫ ተዋረድ ውስጥ ሳይሆን በመሳሪያ ደረጃ ማውጫ (በተጠቀሰው ዒላማ RTL ማውጫ ስር) ቀይሮታል። • በአውቶቡስ በይነገጽ ላይ የተነበበ ምልክት ታክሏል። • በ FIFO ላይ ግልጽ ወደብ ታክሏል። • የተቋረጠ 13 FFT ብሎኮች • ታክሏል አዲስ ንድፍ exampያነሰ፡ - አቫሎን-ST በይነገጽ (ግቤት እና ውፅዓት FIFO Buffer) ከኋላ ግፊት ጋር - አቫሎን-ST በይነገጽ (የውጤት FIFO ቋት) ከጀርባ ግፊት ጋር - ቋሚ-ነጥብ የሂሳብ ተግባራት - CORDIC በመጠቀም ክፍልፋይ ካሬ ሥር - Normalizer - ትይዩ FFT - ትይዩ ተንሳፋፊ-ነጥብ FFT - CORDIC በመጠቀም ካሬ ሥር - ሊቀየር የሚችል FFT/iFFT - ተለዋዋጭ-መጠን ቋሚ-ነጥብ FFT - ተለዋዋጭ-መጠን ቋሚ-ነጥብ FFT ያለ BitReverseCoreC ብሎክ - ተለዋዋጭ-መጠን ቋሚ-ነጥብ iFFT - ተለዋዋጭ-መጠን ቋሚ-ነጥብ iFFT ያለ BitReverseCoreC ብሎክ - ተለዋዋጭ-መጠን ተንሳፋፊ-ነጥብ FFT - ተለዋዋጭ-መጠን ተንሳፋፊ-ነጥብ FFT ያለ BitReverseCoreC ብሎክ - ተለዋዋጭ-መጠን ተንሳፋፊ-ነጥብ iFFT - ተለዋዋጭ-መጠን ተንሳፋፊ-ነጥብ iFFT ያለ BitReverseCoreC ብሎክ • አዲስ ብሎኮች ታክለዋል፡ - የተስተካከለ መዘግየት - የነቃ መዘግየት መስመር — የነቃ ግብረ መልስ መዘግየት - FFT2P፣ FFT4P፣ FFT8P፣ FFT16P፣ FFT32P እና FFT64P - FFT2X፣ FFT4X፣ FFT8X፣ FFT16X፣ FFT32X፣ እና FFT64X - FFT2፣ FFT4፣ VFFT2 እና VFFT4 - አጠቃላይ መልቲትዊድል እና አጠቃላይ ትዊድል (አጠቃላይ መልቲትዊድል፣ አጠቃላይ ትዊድል) - ዲቃላ ኤፍኤፍቲ (Hybrid_FFT) - ትይዩ የቧንቧ መስመር FFT (PFFT_Pipe) - ዝግጁ |
| 13.1 | ህዳር 2013 | • ለሚከተሉት መሳሪያዎች ድጋፍ ተወግዷል።
- አርሪያ GX - ሳይክሎን II - ሃርድ ኮፒ II፣ ሃርድ ኮፒ III እና ሃርድ ኮፒ IV - Stratix፣ Stratix II፣ Stratix GX እና Stratix II GX • የተሻሻለ የ ALU መታጠፊያ ፍሰት • አዲስ ተግባራትን ወደ ሂሳብ እገዳ ታክሏል። |
| ቀጠለ… | ||
| ሥሪት | ቀን | መግለጫ |
| • የሲሙሊንክ fi የማገጃ አማራጭ ወደ Const፣ DualMem እና LUT ብሎኮች ታክሏል።
• ታክሏል አዲስ ንድፍ exampያነሰ፡ - ተለዋዋጭ-ትክክለኛነት የእውነተኛ ጊዜ FFT - የFIR ማጣሪያን ከዝማኔ አሃዞች ጋር በመቀላቀል - የጊዜ መዘግየት ጨረሮች • አዲስ ብሎኮች ታክለዋል፡ - የተስተካከለ መዘግየት - ፖሊኖሚል - TwiddleAngle - TwiddleROM እና TwiddleROMF - ተለዋዋጭ BitReverse - ቪኤፍኤፍቲ |
||
| 13.0 | ግንቦት 2013 | • የመሣሪያ ማገጃ በአዲስ የመሣሪያ መራጭ ምናሌ።
• አዲስ ModelPrim ብሎኮች ታክለዋል፡ - ኮንስት ሙልት - መከፋፈል - ሚን ማክስ - ኔጌት - Scalar ምርት • ዘጠኝ አዲስ የኤፍኤፍቲ ብሎኮች ታክለዋል። • አስር አዲስ የኤፍኤፍቲ ማሳያዎች ታክለዋል። |
| 12.1 | ህዳር 2012 | • ALU መታጠፍ ባህሪ ታክሏል።
• የተሻሻለ ትክክለኛ ተንሳፋፊ ነጥብ አማራጮች ታክለዋል። • የሚከተሉትን አዲስ ModelPrim ብሎኮች ታክለዋል፡ - AddSub - AddSubFused - CmpCtrl - ሒሳብ - ከፍተኛ እና ዝቅተኛ - MinMaxCtrl - ክብ - ትሪግ • የሚከተሉትን አዲስ የኤፍኤፍቲ ብሎኮች ታክለዋል፡ - Edge Detect (EdgeDetect) - ፑልሰ ዲቪደር (PulseDivider) - የልብ ምት ማባዣ (PulseMultiplier) - ቢት-ተገላቢጦሽ FFT በተፈጥሮ ውፅዓት (FFT_BR_Natural) • የሚከተለውን አዲስ የFIR ንድፍ ታክሏል።ampያነሰ፡ - ሱፐር-ስample decimating FIR ማጣሪያ - ሱፐር-ስample ክፍልፋይ FIR ማጣሪያ • ለኤሲ ሞተሮች (ALU folding with ALU folding) ዲዛይኑ የቦታ፣ ፍጥነት እና የአሁኑ መቆጣጠሪያ ታክሏል።ample |
ተዛማጅ መረጃ
DSP Builder የላቀ ብሎኬት መመሪያ መጽሐፍ
የስርዓት መስፈርቶች
- DSP Builder ለ Intel FPGAs ከ MathWorks MATLAB እና Simulink መሳሪያዎች እና ከIntel Quartus® Prime ሶፍትዌር ጋር ይዋሃዳል።
- ለኢንቴል FPGAዎች DSP Builder ከመጫንዎ በፊት ቢያንስ አንድ የMathWorks MATLAB እና የሲሙሊንክ መሳሪያ በእርስዎ መሥሪያ ቤት መገኘቱን ያረጋግጡ። ተመሳሳዩን የኢንቴል ኳርትስ ፕራይም ሶፍትዌር እና DSP Builder ለIntel FPGAs መጠቀም አለቦት። DSP Builder ለ Intel FPGAs ባለ 64-ቢት የMATLAB ስሪቶችን ብቻ ነው የሚደግፈው።
- ከv18.0 ጀምሮ፣ DSP Builder for Intel FPGAs የላቀ ብሎኬት ለ Intel Quartus Prime Pro Edition እና Intel Quartus Prime Standard እትም ይገኛል። DSP Builder ለ Intel FPGAs መደበኛ ብሎኬት የሚገኘው ለኢንቴል ኳርትስ ፕራይም ስታንዳርድ እትም ብቻ ነው።
ሠንጠረዥ 2. ለኢንቴል FPGAs MATLAB ጥገኛዎች DSP ገንቢ
| ሥሪት | MATLAB የሚደገፉ ስሪቶች | ||
| DSP ገንቢ መደበኛ ብሎኬት | DSP Builder የላቀ ብሎኬት | ||
| Intel Quartus Prime Standard እትም | Intel Quartus Prime Pro እትም | ||
| 22.4 | አይገኝም | R2022a R2021b R2021a R2020b R2020a | |
| 22.3 | አይገኝም | R2022a R2021b R2021a R2020b R2020a | |
| 22.1 | አይገኝም | R2021b R2021a R2020b R2020a R2019b | |
| 21.3 | አይገኝም | R2021a R2020b R2020a R2019b R2019a | |
| 21.1 | አይገኝም | R2020b R2020a R2019b R2019a R2018b | |
| 20.1 | አይገኝም | R2019b R2019a R2018b R2018a R2017b R2017a | |
| 19.3 | አይገኝም | R2019a R2018b R2018a R2017b | |
| ቀጠለ… | |||
| ሥሪት | MATLAB የሚደገፉ ስሪቶች | ||
| DSP ገንቢ መደበኛ ብሎኬት | DSP Builder የላቀ ብሎኬት | ||
| Intel Quartus Prime Standard እትም | Intel Quartus Prime Pro እትም | ||
| R2017a R2016b | |||
| 19.1 | አይደገፍም። | R2013a | R2018b R2018a R2017b R2017a R2016b |
| 18.1 | R2013a | R2013a | R2018a R2017b R2017a R2016b |
| 18.0 | R2013a | R2013a | R2017b R2017a R2016b R2016a R2015b |
| 17.1 | R2013a | R2013a | R2016a R2015b R2015a R2014b R2014a R2013b |
ማስታወሻ፡-
DSP Builder for Intel FPGAs የላቀ ብሎኬት ለሁሉም ስራዎች የሲሙሊንክ ቋሚ ነጥብ አይነቶችን ይጠቀማል እና ፈቃድ ያላቸው የሲሙሊንክ ቋሚ ነጥብ ስሪቶችን ይፈልጋል። ኢንቴል በተጨማሪም ዲኤስፒ ሲስተም Toolbox እና የኮሙኒኬሽን ሲስተም Toolboxን ይመክራል፣ አንዳንድ ንድፍ ያወጣውን የቀድሞampያነሰ መጠቀም.
ተዛማጅ መረጃ
የኢንቴል ሶፍትዌር ጭነት እና ፍቃድ።
DSP Builder ለ Intel® FPGAs የመልቀቂያ ማስታወሻዎች 9
ሰነዶች / መርጃዎች
 |
ኢንቴል DSP ገንቢ ለኢንቴል FPGAs [pdf] የተጠቃሚ መመሪያ DSP ገንቢ ለኢንቴል FPGAዎች፣ ለኢንቴል FPGAዎች ገንቢ፣ Intel FPGAs፣ FPGAs |