የኢንቴል ስህተት መልእክት ይመዝገቡ ማራገፊያ FPGA አይፒ

የስህተት መልእክት መመዝገቢያ ማራገፊያ Intel® FPGA IP ዋና የተጠቃሚ መመሪያ

የስህተት መልእክት መመዝገቢያ ማራገፊያ Intel® FPGA IP ኮር (altera_emr_unloader) መረጃን ያነባል እና ያከማቻል ከጠንካራ የስህተት ማወቂያ ሰርኪዩሪቲ በሚደገፉ የኢንቴል FPGA መሳሪያዎች ውስጥ። መሣሪያውን EMR ለማንበብ የስህተት መልእክት መመዝገቢያ ማውረጃ IP core Avalon® Streaming (Avalon-ST) አመክንዮ በይነገጽ መጠቀም ይችላሉ።

ምስል 1. የስህተት መልእክት መመዝገቢያ ማራገፊያ ንድፍ

ሃርድዌር የEMR ይዘቱን ሲያዘምን የአይፒ ኮር ያነባል (ወይም ያራግፋል) እና የEMR ይዘቱን ከስር ያወጣል እና ሌሎች ሎጂኮችን (እንደ ኢንቴል FPGA የላቀ SEU ማወቂያ IP ኮር፣ ኢንቴል FPGA ጥፋት መርፌ IP ኮር ወይም የተጠቃሚ አመክንዮ) እንዲደርስ ያስችለዋል። የ EMR ይዘት በአንድ ጊዜ.

ባህሪያት

• ለIntel FPGA መሳሪያዎች የስህተት መመዝገቢያ መልእክት ይዘቶችን ሰርስሮ ያከማቻል
• CRAM ቢት ሳይቀይሩ የEMR መመዝገቢያ ይዘት ዋጋ መርፌን ይፈቅዳል
• አቫሎን (-ST) በይነገጽ
• ከፓራሜትር አርታዒ GUI ጋር ቀላል ቅጽበታዊ
• VHDL ወይም Verilog HDL ውህደትን ይፈጥራል files

የአይፒ ኮር መሣሪያ ድጋፍ

የሚከተሉት መሳሪያዎች የስህተት መልእክት መመዝገቢያ ማራገቢያ አይፒ ኮርን ይደግፋሉ፡-

ሠንጠረዥ 1. የአይፒ ኮር መሳሪያ ድጋፍ

ንድፍ ሶፍትዌር	የአይፒ ኮር መሣሪያ ድጋፍ
Intel Quartus® ዋና ፕሮ እትም	Intel Arria® 10 እና Intel Cyclone® 10 GX መሳሪያዎች
Intel Quartus Prime Standard እትም	Arria V፣ Arria II GX/GZ፣ Intel Arria 10፣ Cyclone V፣ Stratix® IV፣ እና Stratix V መሳሪያዎች

የሀብት አጠቃቀም እና አፈጻጸም

የኢንቴል ኳርተስ ፕራይም ሶፍትዌር ለሳይክሎን V (5CGXFC7C7F23C8) FPGA መሳሪያ የሚከተለውን የንብረት ግምት ያመነጫል። ለሌሎች የሚደገፉ መሳሪያዎች ውጤቶች ተመሳሳይ ናቸው።

ሠንጠረዥ 2. የስህተት መልእክት መመዝገቢያ ማራገፊያ IP Core Device Resource Utilization

መሳሪያ	ALMs	የሎጂክ መመዝገቢያዎች		M20 ኪ
		ዋና	ሁለተኛ ደረጃ
5CGXFC7C7F23C8	37	128	33	0

ተግባራዊ መግለጫ

የሚደገፉ የኢንቴል FPGA መሳሪያዎች በ RAM (CRAM) ውስጥ የCRC ስህተት መከሰቱን የሚያመለክት የስህተት መልእክት መመዝገቢያ አላቸው። በአንድ ክስተት መበሳጨት (SEU) ምክንያት የCRAM ስህተቶች ሊከሰቱ ይችላሉ። የ FPGA መሳሪያ EMRን ለመድረስ የስህተት መልእክት መመዝገቢያ ማውረጃ IP core's Avalon-ST አመክንዮ በይነገጽን መጠቀም ይችላሉ። ለ exampየስህተት መልእክት መመዝገቢያ ማውረጃ IP ኮርን ከIntel FPGA Fault Injection እና ከIntel FPGA የላቀ SEU ማወቂያ IP ኮሮች የመሳሪያውን EMR መረጃ ማግኘት ይችላሉ። የስህተት መልእክት መመዝገቢያ ማውረጃ IP ኮር መሳሪያውን EMR ይቆጣጠራል። ሃርድዌር የEMR ይዘቱን ሲያዘምን አይፒ ኮር ያነባል (ወይም ያራግፋል) እና የEMR ይዘቱን ተከታታይ ያደርገዋል። የአይፒ ኮር ሌሎች አመክንዮዎች (እንደ Intel FPGA Advanced SEU Detection IP core፣ Intel FPGA Fault Injection IP core ወይም የተጠቃሚ ሎጂክ ያሉ) የ EMR ይዘቶችን በአንድ ጊዜ እንዲደርሱበት ያስችላል። በገጽ 1 ላይ #ልዩ_1/ልዩ_42_Connect_3_image_fbb_3mm_gs ላይ እንደሚታየው የስህተት መልእክት መመዝገቢያ ማራገፊያ IP ኮር ለአንዳንድ መሳሪያዎች የCRC ስህተት አረጋግጥ IP coreን ያፋጥነዋል።
ማስታወሻ፡ ለ FPGA መሳሪያህ ስለ SEU ድጋፍ ተጨማሪ መረጃ ለማግኘት የመሳሪያውን የእጅ መጽሃፍ SEU ቅነሳ ምዕራፍ ተመልከት።

የመልእክት መመዝገቢያ ስህተት
አንዳንድ ነጠላ ክስተት የተበሳጨ (SEU) FPGA መሳሪያዎች ለስላሳ ስህተት ምክንያት በማናቸውም የመሣሪያው CRAM ቢት ውስጥ መገልበጥን ለመለየት አብሮ የተሰራ የስህተት ማወቂያ ሰርኩዌር አላቸው። ለመሣሪያው EMR ያለው ቢት ምደባ እንደ መሣሪያ ቤተሰብ ይለያያል። ስለ የእርስዎ FPGA መሣሪያ ቤተሰብ ስለ EMR ቢትስ ዝርዝሮች፣ የመሣሪያውን የእጅ መጽሃፍ SEU ቅነሳ ምዕራፍ ይመልከቱ።

ምልክቶች

ሠንጠረዥ 3. የስህተት መልእክት የማራገፊያ ምልክቶች መመዝገቢያ

ሲግናል	ስፋት	አቅጣጫ	መግለጫ
ሰዓት	1	ግቤት	የግቤት ሰዓት ምልክት.
ዳግም አስጀምር	1	ግቤት	ገባሪ-ከፍተኛ አመክንዮ ዳግም ማስጀመሪያ ምልክት።
ኤመር_አንብብ	1	ግቤት	አማራጭ። ይህ ገባሪ-ከፍተኛ ምልክት የአሁኑን EMR ይዘት እንደገና ማንበብ ይጀምራል። መሣሪያው አዲስ ስህተት ሲያገኝ የ EMR ይዘት ይዘምናል. አዲስ ስህተት እስኪገኝ ድረስ EMR ስህተቱን ይይዛል፣ ምንም እንኳን ከውስጥ ወይም ከውጪ ማፅዳት ስህተቱን ቢያስተካክል።
crcerror	1	ውፅዓት	የCRC ስህተት መገኘቱን ያሳያል። ይህ ምልክት ከስህተት መልእክት መመዝገቢያ ማራገፊያ አይፒ ኮር የሰዓት ወደብ ጋር ይመሳሰላል።
crcerror_pin	1	ውፅዓት	ይህን ምልክት ከCRC_ስህተት ፒን ጋር ያገናኙት። ይህ ምልክት ከመሳሪያው ውስጣዊ oscillator ጋር ይመሳሰላል።
crcerror_clk	1	ግቤት	የCRC ስህተት የአይፒ ኮር ግቤት የሰዓት ምልክት ያረጋግጡ።
crcerror_ዳግም ማስጀመር	1	ግቤት	የCRC ስህተት የአይፒ ኮር ገባሪ-ከፍተኛ አመክንዮ ዳግም ማስጀመሪያ ምልክት ያረጋግጡ።
ኤመር[N-1:0]	46፣ 67 ወይም 78	ውፅዓት	ይህ የውሂብ ወደብ በመሳሪያው መመሪያ መጽሃፍ SEU ቅነሳ ምዕራፍ ላይ እንደተገለጸው የመሣሪያውን የስህተት መልእክት መመዝገቢያ ይዘቶችን ይዟል፡- • Intel Arria 10 እና Intel Cyclone 10 GX መሳሪያዎች 78-ቢት EMRs አላቸው • Stratix V፣ Arria V እና Cyclone V መሳሪያዎች ባለ 67-ቢት EMRs አላቸው። • የቆዩ መሳሪያዎች ባለ 46-ቢት EMRs አላቸው። የ EMR ውፅዓት ምልክቶች ከአቫሎን-ST በይነገጽ ትርጉም ጋር ያከብራሉ። N 46, 67 ወይም 78 ነው.
ኤመር_ይሰራል።	1	ውፅዓት	የኤመር ሲግናል ይዘቶች ልክ ሲሆኑ ገባሪ ከፍተኛ። ይህ ምልክት የአቫሎን በይነገጽ ፍቺን ያሟላል።
ኤመር_ስህተት	1	ውፅዓት	የአሁኑ የ EMR ውፅዓት ማስተላለፍ ስህተት ሲኖር ይህ ምልክት ንቁ ከፍተኛ ነው እና ችላ ሊባል ይገባል። በተለምዶ ይህ ምልክት የኤኤምአር ግቤት ሰዓቱ በጣም ቀርፋፋ መሆኑን ያሳያል። ይህ ምልክት የአቫሎን በይነገጽ ፍቺን ያሟላል።
endoffulchip	1	ውፅዓት	የመላው መሣሪያ የእያንዳንዱ ሙሉ-ቺፕ ስህተት መፈለጊያ ዑደት መጨረሻን የሚያመላክት አማራጭ የውጤት ምልክት። Intel Arria 10፣ Intel Cyclone 10 GX፣ Stratix V፣ Arria V እና Cyclone V መሳሪያዎች ብቻ።

ጊዜ አጠባበቅ

የስህተት መልእክት መመዝገቢያ ማራገቢያ አይፒ ኮር ለመሣሪያው የስህተት መልእክት ዑደቶች ሁለት የሰዓት ዑደቶችን ይፈልጋል ፣ በተጨማሪም የሚከተሉት ተጨማሪ የስህተት መልእክት ይመዝገቡ ማራገቢያ ማራገቢያ ዑደቶች የEMR ይዘትን ለማውረድ፡ N + 3 የት ኤምአር ሲግናል ስፋት ነው።

• ለ Intel Aria 122 እና Intel Cyclone 10 GX መሳሪያዎች 10 የሰዓት ዑደቶች
• ለ Stratix V፣ Aria V እና Cyclone V መሳሪያዎች 70 የሰዓት ዑደቶች
• ለ Stratix IV እና Aria II GZ/GX መሳሪያዎች 49 የሰዓት ዑደቶች

የአይፒ ጊዜ አጠባበቅ ባህሪ (Intel Arria 10 እና Intel Cyclone 10 GX መሳሪያዎች)
የሚከተሉት ሞገዶች የኢንቴል አሪያ 10 እና የኢንቴል ሳይክሎን 10 ጂኤክስ መሳሪያዎች የስህተት መልእክት መመዝገቢያ ማውረጃ IP ዋና የጊዜ ባህሪን ያሳያሉ።

ምስል 2. emr_valid ለሚስተካከሉ ስህተቶች ሲግናል (0 < በአምድ ላይ የተመሰረተ አይነት < 3'b111 ) የጊዜ ዲያግራም

ምስል 3. emr_valid ሲግናል ከመብራት በኋላ ለሚስተካከሉ ስህተቶች (በአምድ ላይ የተመሰረተ አይነት == 3'b0)
ማሳሰቢያ፡ መጀመሪያ በቢት ዥረት ሲጫኑ FPGA ፍሬም ላይ የተመሰረተ EDCRCን አንድ ጊዜ ያስፈጽማል፣ አምድ ላይ የተመሰረተ ቼክ ቢትን ያሰላል እና ወደ አምድ-ተኮር EDCRC ይቀይረዋል። ይህ የጊዜ አቆጣጠር ዲያግራም በፍሬም-ተኮር EDCRC ወቅት የተገኘውን ስህተት ያመለክታል።

ምስል 4. emr_valid ላልታረሙ ስህተቶች ምልክት

ምስል 5. emr_error Timeing Diagram

ሁሉም ሌሎች የመሣሪያ ጊዜ
የሚከተሉት የሞገድ ቅርጾች የስህተት መልእክት መመዝገቢያ ማራገቢያ IP ኮር ጊዜ ባህሪን ለ Stratix V፣ Stratix IV፣ Arria V፣ Arria II GZ/GX እና Cyclone V መሳሪያዎች ያሳያሉ።

ምስል 6. emr_read Timeing Diagram

ምስል 7. emr_valid Timeing Diagram

ምስል 8. ዘፀampየ EMR ስህተቶች የጊዜ አቆጣጠር ንድፍ

• በ2 ተከታታይ SEU ስህተቶች፣ IP core ለጠፋው EMR ይዘት emr_error ያረጋግጣል።
• የአይፒ ኮር ቀዳሚውን የኢኤምአር ተጠቃሚ ማሻሻያ መዝገብ ወደ ተጠቃሚ ፈረቃ መመዝገቢያ ከመጫኑ በፊት የአይ ፒ ኮር ለሚቀጥለው ስህተት የ crcerror pulse መውደቅን ካወቀ emr_errorን ያረጋግጣል።
• እየጨመረ ያለው የ crcerror ጣፋጮች emr_error።
• emr_error ወሳኝ የስርዓት ሁኔታ ነው እና የስህተት መልእክት መመዝገቢያ ማራገፊያ ግቤት ሰዓቱ በጣም ቀርፋፋ መሆኑን ሊያመለክት ይችላል።

የመለኪያ ቅንብሮች

ሠንጠረዥ 4. የስህተት መልእክት መመዝገቢያ ማራገቢያ መለኪያዎች

መለኪያ	ዋጋ	ነባሪ	መግለጫ
የCRC ስህተት ቼክ ሰዓት አካፋይ	1፣ 2፣ 4፣ 8፣ 16፣ 32፣ 64፣ 128፣ 256	2	በውስጣዊ oscillator ላይ የሚተገበር የስህተት ማወቂያ ሰዓት አካፋይ እሴትን ያሳያል። የተከፋፈለው ሰዓት የውስጥ CRC ተግባርን ያንቀሳቅሳል። ይህ ቅንብር ከERROR_CHECK_FREQUENCY_DIVISOR ጋር መዛመድ አለበት። Intel Quartus Prime ቅንብሮች File (.qsf) አቀማመጥ ፣ አለበለዚያ ሶፍትዌሩ ማስጠንቀቂያ ይሰጣል. Stratix IV እና Arria II መሳሪያዎች የ1 እሴትን አይደግፉም።
ምናባዊ ጄን አንቃTAG CRC ስህተት መርፌ	በርቷል፣ ጠፍቷል	ጠፍቷል	የEMR መመዝገቢያ ይዘትን በጄ በኩል ለማስገባት የስርዓት ምንጮችን እና መመርመሪያዎችን (ISSP) ተግባርን ያስችላል።TAG የ CRAM ዋጋን ሳይቀይሩ በይነገጽ. ከዋናው ጋር የተገናኘውን የተጠቃሚ ሎጂክ መላ ለመፈለግ ይህንን በይነገጽ ይጠቀሙ።
የግቤት ሰዓት ድግግሞሽ	ማንኛውም	50 ሜኸ	የስህተት መልእክት መመዝገቢያ ማራገቢያ IP ኮር ግቤት ሰዓት ድግግሞሽ ይገልጻል። ይህ አማራጭ ሲተገበር ተግባራዊ ይሆናል የግቤት ሰዓት ከ Internal Oscillator ይነዳል መለኪያ ጠፍቷል።
የግቤት ሰዓት ከ Internal Oscillator ይነዳል	በርቷል፣ ጠፍቷል	ጠፍቷል	የውስጣዊው oscillator ዋናውን የግቤት ሰዓት እንደሚያቀርብ ያመለክታል. የውስጥ oscillator የተጠቃሚውን ንድፍ ዋና የግቤት ሰዓት የሚነዳ ከሆነ ይህንን ግቤት ያንቁት። ማስታወሻ፡- የውስጣዊ oscillator ድግግሞሽ በCRC ስህተት ቼክ ሰዓት አካፋይ አይነካም።
የCRC ስህተት የግቤት ሰዓት ድግግሞሹን ያረጋግጡ	10 - 50 ሜኸ	50 ሜኸ	የCRC ስህተትን ይገልጻል የአይፒ ኮር (ALTERA_CRCERROR_VERIFY) የግቤት ድግግሞሽን ያረጋግጡ። Stratix IV እና Arria II መሳሪያዎች ብቻ።
የሙሉ ቺፕ ስህተት ማወቂያ ዑደት ማጠናቀቅ	በርቷል፣ ጠፍቷል	ጠፍቷል	አማራጭ። በእያንዳንዱ ሙሉ ቺፕ ስህተት ማወቂያ ዑደት መጨረሻ ላይ ይህን ምልክት ለማረጋገጥ ያብሩት። Stratix V፣ Intel Arria 10፣ Arria V፣ Cyclone V እና Intel Cyclone 10 GX መሳሪያዎች ብቻ።

ኢንቴል FPGA አይ ፒ ኮርዎችን መጫን እና ፍቃድ መስጠት

የኢንቴል ኳርተስ ፕራይም ሶፍትዌር መጫኛ የኢንቴል FPGA IP ቤተ-መጽሐፍትን ያካትታል። ይህ ቤተ-መጽሐፍት ተጨማሪ ፍቃድ ሳያስፈልግዎ ለምርት አገልግሎትዎ ብዙ ጠቃሚ የአይፒ ኮሮችን ያቀርባል። አንዳንድ የIntel FPGA IP ኮሮች ለምርት አገልግሎት የተለየ ፈቃድ መግዛት ያስፈልጋቸዋል። የIntel FPGA IP Evaluation Mode ሙሉ የምርት አይፒ ኮር ፍቃድ ለመግዛት ከመወሰንዎ በፊት እነዚህን ፍቃድ ያላቸውን የIntel FPGA IP ኮርሶች በሲሙሌሽን እና ሃርድዌር ለመገምገም ይፈቅድልዎታል። የሃርድዌር ሙከራን ካጠናቀቁ እና በምርት ውስጥ አይፒን ለመጠቀም ዝግጁ ከሆኑ በኋላ ፈቃድ ላለው የኢንቴል አይፒ ኮሮች ሙሉ የምርት ፍቃድ መግዛት ያስፈልግዎታል። የኢንቴል ኳርተስ ፕራይም ሶፍትዌር በነባሪነት በሚከተሉት ቦታዎች ላይ የአይፒ ኮሮችን ይጭናል፡

ምስል 9. የአይፒ ኮር መጫኛ መንገድ

ሠንጠረዥ 5. የአይፒ ኮር መጫኛ ቦታዎች

አካባቢ	ሶፍትዌር	መድረክ
: \ intelFPGA_pro \ quartus \ ip \ altera	Intel Quartus Prime Pro እትም	ዊንዶውስ *
:\intelFPGA\quartus\ip\altera	Intel Quartus Prime Standard እትም	ዊንዶውስ
:/intelFPGA_pro/quartus/ip/altera	Intel Quartus Prime Pro እትም	ሊኑክስ *
:/intelFPGA/quartus/ip/altera	Intel Quartus Prime Standard እትም	ሊኑክስ

የአይፒ ኮርዎችን ማበጀት እና ማመንጨት
ብዙ አይነት አፕሊኬሽኖችን ለመደገፍ የአይፒ ኮሮችን ማበጀት ይችላሉ። የIntel Quartus Prime IP ካታሎግ እና ፓራሜትር አርታዒ የአይፒ ኮር ወደቦችን፣ ባህሪያትን እና ውፅዓትን በፍጥነት እንዲመርጡ እና እንዲያዋቅሩ ያስችሉዎታል። files.

የአይፒ ካታሎግ እና ፓራሜትር አርታዒ
የአይፒ ካታሎግ ለፕሮጀክትዎ የሚገኙትን የአይፒ ኮሮች ያሳያል፣የኢንቴል FPGA IP እና ሌላ ወደ IP ካታሎግ መፈለጊያ መንገድ የሚያክሉትን IP .. IP core ለማግኘት እና ለማበጀት የሚከተሉትን የአይፒ ካታሎግ ባህሪያት ይጠቀሙ።

• የአይፒ ካታሎግን ለንቁ መሣሪያ ቤተሰብ ለማሳየት ወይም ለሁሉም የመሣሪያ ቤተሰቦች አይፒን አሳይ። ክፍት ፕሮጀክት ከሌለዎት በአይፒ ካታሎግ ውስጥ ያለውን የመሣሪያ ቤተሰብ ይምረጡ።
• በአይፒ ካታሎግ ውስጥ ማንኛውንም ሙሉ ወይም ከፊል የአይፒ ኮር ስም ለማግኘት በፍለጋ መስኩ ውስጥ ይተይቡ።
• ስለሚደገፉ መሳሪያዎች ዝርዝሮችን ለማሳየት፣ የአይፒ ኮርን መጫኛ አቃፊ ለመክፈት እና ወደ IP ሰነድ አገናኞች በአይፒ ካታሎግ ውስጥ ያለውን የአይፒ ኮር ስም በቀኝ ጠቅ ያድርጉ።
• ጠቅ ያድርጉ ፈልግ በ ላይ የአጋር IP መረጃን ለመድረስ የአጋር አይፒ web.

የመለኪያ አርታዒው የአይፒ ልዩነት ስም፣ አማራጭ ወደቦች እና ውፅዓት እንዲገልጹ ይጠይቅዎታል file የትውልድ አማራጮች. የመለኪያ አርታዒው ከፍተኛ ደረጃ Intel Quartus Prime IP ያመነጫል። file (.ip) በIntel Quartus Prime Pro እትም ፕሮጀክቶች ውስጥ ላለው የአይፒ ልዩነት። የመለኪያ አርታዒው ከፍተኛ ደረጃ Quartus IP ያመነጫል። file (.qip) በIntel Quartus Prime Standard Edition ፕሮጀክቶች ውስጥ ላለው የአይፒ ልዩነት። እነዚህ fileዎች በፕሮጀክቱ ውስጥ ያለውን የአይፒ ልዩነት ይወክላሉ እና የመለኪያ መረጃን ያከማቹ።

ምስል 10. IP Parameter Editor (Intel Quartus Prime Pro Edition)

ምስል 11. IP Parameter Editor (Intel Quartus Prime Standard Edition)

የፓራሜትር አርታዒ
የመለኪያ አርታዒው የአይፒ ኮር ወደቦችን፣ ግቤቶችን እና ውፅዓትን እንዲያዋቅሩ ያግዝዎታል file የትውልድ አማራጮች. የመሠረታዊ መለኪያ አርታዒ መቆጣጠሪያዎች የሚከተሉትን ያካትታሉ:

• ለተወሰኑ አፕሊኬሽኖች (ለተመረጡት ኮሮች) ቅድመ-ቅምጥ እሴቶችን ለመተግበር የቅድመ ዝግጅት መስኮቱን ይጠቀሙ።
• የዝርዝሮች መስኮቱን ተጠቀም view ወደብ እና መለኪያ መግለጫዎች እና ወደ ሰነዶች አገናኞችን ጠቅ ያድርጉ።
• የፈተና ቤንች ሲስተም ለማመንጨት (ለመመረጥ ኮሮች) ➤ Generate የሚለውን ጠቅ ያድርጉ።
• አመንጭ የሚለውን ጠቅ ያድርጉ ➤ አመንጪ Example ንድፍ የቀድሞ ለማመንጨትample ንድፍ (ለተመረጡ ኮሮች).
• የስርዓቱን አጠቃላይ ክፍሎች ከተጓዳኝ ጋር ለማረጋገጥ የስርዓት ታማኝነትን አረጋግጥ የሚለውን ጠቅ ያድርጉ fileኤስ. (የፕላትፎርም ዲዛይነር ስርዓቶች ብቻ)
• የስርዓቱን አጠቃላይ ክፍሎች ከተጓዳኝ ጋር ለማፅደቅ ሁሉንም የስርዓት መረጃ አመሳስል የሚለውን ጠቅ ያድርጉ fileኤስ. (የፕላትፎርም ዲዛይነር ስርዓቶች ብቻ)

የአይፒ ካታሎግ በፕላትፎርም ዲዛይነር ውስጥም ይገኛል (View ➤ አይፒ ካታሎግ)። የፕላትፎርም ዲዛይነር አይፒ ካታሎግ በIntel Quartus Prime IP ካታሎግ ውስጥ የማይገኙ ልዩ የስርዓት ግንኙነቶችን፣ ቪዲዮ እና ምስል ማቀናበሪያን እና ሌሎች የስርዓተ-ደረጃ አይፒን ያካትታል። ከፕላትፎርም ዲዛይነር ጋር ስርዓት መፍጠር ወይም ከፕላትፎርም ዲዛይነር (መደበኛ) ጋር ስርዓት መፍጠርን በፕላትፎርም ዲዛይነር (መደበኛ) እና በፕላትፎርም ዲዛይነር ውስጥ ስለ አይፒ አጠቃቀም መረጃ ይመልከቱ።

ተዛማጅ መረጃ

• ከፕላትፎርም ዲዛይነር ጋር ስርዓት መፍጠር
• ከመድረክ ዲዛይነር (መደበኛ) (መደበኛ) ጋር ስርዓት መፍጠር

የአይፒ ኮር መለኪያዎችን እና አማራጮችን መግለጽ
የአይፒ ዋና መለኪያዎችን እና አማራጮችን ለመለየት እነዚህን ደረጃዎች ይከተሉ።

1. በፕላትፎርም ዲዛይነር IP ካታሎግ (መሳሪያዎች ➤ IP ካታሎግ) ውስጥ፣ ለማበጀት የአይፒ ኮርን ስም ይፈልጉ እና ሁለቴ ጠቅ ያድርጉ። የመለኪያ አርታዒው ይታያል.
2. ለእርስዎ ብጁ የአይፒ ልዩነት የከፍተኛ ደረጃ ስም ይግለጹ። ይህ ስም የአይፒ ዋና ልዩነትን ይለያል fileበፕሮጀክትዎ ውስጥ። ከተጠየቁ፣ እንዲሁም የታለመውን የFPGA መሣሪያ ቤተሰብ እና ውፅዓት ይግለጹ file የ HDL ምርጫ። እሺን ጠቅ ያድርጉ።
3. ለአይፒ ልዩነትዎ መለኪያዎችን እና አማራጮችን ይግለጹ፡
   • እንደ አማራጭ ቅድመ-ቅምጥ እሴቶችን ይምረጡ። ቅድመ-ቅምጦች ለተወሰኑ ትግበራዎች ሁሉንም የመነሻ መለኪያ እሴቶችን ይገልፃሉ (ከቀረበ)።
   • የአይፒ ኮር ተግባርን፣ የወደብ አወቃቀሮችን እና የመሣሪያ-ተኮር ባህሪያትን የሚገልጹ መለኪያዎችን ይግለጹ።
   • የጊዜ መረብ ዝርዝር፣ የማስመሰል ሞዴል፣ testbench ወይም ex. የማፍለቅ አማራጮችን ይግለጹample ንድፍ (አስፈላጊ ከሆነ).
   • የአይፒ ኮርን ለማስኬድ አማራጮችን ይጥቀሱ fileበሌሎች የ EDA መሳሪያዎች ውስጥ.
4. ውህደትን እና ሌላ አማራጭን ለመፍጠር ጨርስን ጠቅ ያድርጉ fileከእርስዎ የአይፒ ልዩነት መግለጫዎች ጋር ይዛመዳል። የመለኪያ አርታዒው ከፍተኛ-ደረጃ .qsys IP ልዩነትን ያመነጫል። file እና HDL files ለ ጥንቅር እና ማስመሰል. አንዳንድ የአይፒ ኮሮችም በተመሳሳይ ጊዜ ቴስትቤንች ወይም የቀድሞ ያመነጫሉ።ample ንድፍ ለ ሃርድዌር ሙከራ.
5. የማስመሰል ፈተና ቤንች ለማመንጨት ፍጠር የሚለውን ጠቅ ያድርጉ ➤ Testbench System ፍጠር። የTestbench ሲስተም ማመንጨት ለአንዳንድ የአይ ፒ ኮሮች የማስመሰል የሙከራ ቤንች አያቀርቡም።
6. ከፍተኛ-ደረጃ HDL ለማመንጨት exampለሃርድዌር ማረጋገጫ፣ አመንጭ የሚለውን ጠቅ ያድርጉ ➤ HDL Exampለ. አመንጪ ➤ HDL Example ለአንዳንድ የአይፒ ኮሮች አይገኝም።

ከፍተኛ ደረጃ ያለው የአይፒ ልዩነት አሁን ባለው የIntel Quartus Prime ፕሮጀክት ላይ ተጨምሯል። ፕሮጄክትን ጠቅ ያድርጉ ➤ አክል/አስወግድ Fileበፕሮጄክት ውስጥ .qsys (Intel Quartus Prime Standard Edition) ወይም .ip (Intel Quartus Prime Pro እትም) በእጅ ለመጨመር file ወደ አንድ ፕሮጀክት. ወደቦችን ለማገናኘት ተገቢውን የፒን ስራዎችን ያድርጉ።

የኮር ትውልድ ውፅዓት (Intel Quartus Prime Pro እትም)
የ Intel Quartus Prime ሶፍትዌር የሚከተለውን ውጤት ያመነጫል file የፕላትፎርም ዲዛይነር ስርዓት አካል ላልሆኑ የነጠላ IP ኮሮች መዋቅር።

ምስል 12. የግለሰብ IP ኮር ትውልድ ውፅዓት (Intel Quartus Prime Pro Edition)

ሠንጠረዥ 6. ውጤት Fileኢንቴል FPGA አይፒ ትውልድ መካከል ዎች

File ስም	መግለጫ
<የእርስዎ_አይ.ፒ>.አይ.ፒ	ከፍተኛ-ደረጃ IP ልዩነት file በፕሮጀክትዎ ውስጥ የአይፒ ኮር መለኪያን የያዘ። የአይፒ ልዩነት የፕላትፎርም ዲዛይነር ስርዓት አካል ከሆነ፣ የመለኪያ አርታዒው .qsysንም ይፈጥራል። file.
<የእርስዎ_አይ.ፒ>. ሴ.ሜ	የVHDL አካል መግለጫ (.cmp) file የሚል ጽሑፍ ነው። file በVHDL ዲዛይን ውስጥ የሚጠቀሙባቸው የአካባቢ አጠቃላይ እና የወደብ ትርጓሜዎችን የያዘ files.
<የእርስዎ_አይ.ፒ>_ትውልድ.rpt	አይፒ ወይም መድረክ ዲዛይነር የትውልድ ምዝግብ ማስታወሻ file. በአይፒ ማመንጨት ጊዜ የመልእክቶቹን ማጠቃለያ ያሳያል።
ቀጠለ…

File ስም	መግለጫ
<የእርስዎ_አይ.ፒ>.qgsimc (የፕላትፎርም ዲዛይነር ሲስተሞች ብቻ)	የማስመሰል መሸጎጫ file .qsys እና .ip ን ያነጻጽራል። files አሁን ካለው የፕላትፎርም ዲዛይነር ስርዓት እና የአይፒ ኮር መለኪያ ጋር። ይህ ንፅፅር የመሣሪያ ስርዓት ዲዛይነር የኤችዲኤልን ዳግም መወለድ መዝለል ይችል እንደሆነ ይወስናል።
<የእርስዎ_አይ.ፒ>.qgsynth (የፕላትፎርም ዲዛይነር ሲስተሞች ብቻ)	የሲንቴሲስ መሸጎጫ file .qsys እና .ip ን ያነጻጽራል። files አሁን ካለው የፕላትፎርም ዲዛይነር ስርዓት እና የአይፒ ኮር መለኪያ ጋር። ይህ ንፅፅር የመሣሪያ ስርዓት ዲዛይነር የኤችዲኤልን ዳግም መወለድ መዝለል ይችል እንደሆነ ይወስናል።
<የእርስዎ_አይ.ፒ>.qip	የአይፒ ክፍሉን ለማዋሃድ እና ለማጠናቀር ሁሉንም መረጃ ይይዛል።
<የእርስዎ_አይ.ፒ>. ሲ.ኤስ.ቪ	ስለ IP ክፍል ማሻሻያ ሁኔታ መረጃን ይዟል።
.ቢኤስኤፍ	በብሎክ ዲያግራም ውስጥ ጥቅም ላይ የሚውለው የአይፒ ልዩነት ምልክት ውክልና Files (.bdf)
<የእርስዎ_አይ.ፒ>.ኤስፒዲ	ግቤት file የማስመሰል ስክሪፕቶችን ለመፍጠር ip-make-simscript ይጠይቃል። የ.ኤስ.ፒ.ዲ file ዝርዝር ይዟል fileእርስዎ ለማስመሰል ያመነጫሉ፣ ስለጀመሩት ትውስታዎች መረጃ።
<የእርስዎ_አይ.ፒ>.ppf	የፒን እቅድ አውጪ File (.ppf) ከፒን ፕላነር ጋር ለመጠቀም ለፈጠርካቸው የአይፒ ክፍሎች የወደብ እና የመስቀለኛ ክፍል ስራዎችን ያከማቻል።
<የእርስዎ_አይ.ፒ>_bb.v	የVerilog ጥቁር ሳጥንን ተጠቀም (_bb.v) file እንደ ጥቁር ቦክስ ጥቅም ላይ የሚውል ባዶ ሞጁል መግለጫ።
<የእርስዎ_አይ.ፒ> _inst.v ወይም _inst.vhd	HDL ለምሳሌample instantiation አብነት. የዚህን ይዘት ይቅዱ እና ይለጥፉ file ወደ የእርስዎ HDL file የአይፒ ልዩነትን ለማፋጠን.
<የእርስዎ_አይ.ፒ>.regmap	አይፒው የመመዝገቢያ መረጃን ከያዘ፣ የ Intel Quartus Prime ሶፍትዌር .regmapን ያመነጫል። file. የ .regmap file የጌታ እና የባሪያ መገናኛዎችን የመመዝገቢያ ካርታ መረጃን ይገልጻል። ይህ file ማሟያ የ .sopcinfo file ስለ ስርዓቱ የበለጠ ዝርዝር የመመዝገቢያ መረጃ በማቅረብ. ይህ file የመመዝገቢያ ማሳያን ያስችላል viewበSystem Console ውስጥ s እና ለተጠቃሚ ሊበጁ የሚችሉ ስታቲስቲክስ።
<የእርስዎ_አይ.ፒ>.ኤስቪዲ	የHPS ስርዓት ማረም መሳሪያዎችን ይፈቅዳል view በፕላትፎርም ዲዛይነር ሲስተም ውስጥ ከኤችፒኤስ ጋር የሚገናኙ የዳርቻዎች መመዝገቢያ ካርታዎች። በማዋሃድ ጊዜ፣ Intel Quartus Prime ሶፍትዌር .svd ን ያከማቻል files ለባሪያ በይነገጽ በ .sof ውስጥ ለሲስተም ኮንሶል ጌቶች ይታያል file በማረም ክፍለ ጊዜ ውስጥ. የስርዓት ኮንሶል ይህንን ክፍል ያነባል፣የፕላትፎርም ዲዛይነር የካርታ መረጃን ለመመዝገብ የሚጠይቅ ነው። ለስርዓት ባሮች፣ የፕላትፎርም ዲዛይነር መዝገቦቹን በስም ይደርሳል።
<የእርስዎ_አይ.ፒ>.ቁየእርስዎ_አይ.ፒ>.vhd	HDL files እያንዳንዱን ንዑስ ሞዱል ወይም የልጅ አይፒ ኮር ለማዋሃድ ወይም ለማስመሰል።
መካሪ/	ማስመሰልን ለማዘጋጀት እና ለማሄድ msim_setup.tcl ስክሪፕት ይዟል።
aldec/	ማስመሰልን ለማዋቀር እና ለማሄድ የ rivierapro_setup.tcl ስክሪፕት ይዟል።
/ synopsys/vcs / synopsys/vcsmx	ማስመሰልን ለማዘጋጀት እና ለማሄድ የሼል ስክሪፕት vcs_setup.sh ይዟል። የሼል ስክሪፕት vcsmx_setup.sh እና synopsys_sim.setup ይዟል file ማስመሰልን ለማዘጋጀት እና ለማስኬድ.
/cadence	የሼል ስክሪፕት ncsim_setup.sh እና ሌላ ማዋቀር ይዟል files አንድ ማስመሰል ለማዘጋጀት እና ለማስኬድ.
/ xcelium	Parallel simulator ሼል ስክሪፕት xcelium_setup.sh እና ሌላ ማዋቀር ይዟል files ማስመሰል ለማዘጋጀት እና ለማሄድ።
/ ንዑስ ሞጁሎች	HDL ይይዛል files ለ IP ኮር ንዑስ ሞዱል.
<የአይፒ ንዑስ ሞዱል>/	የፕላትፎርም ዲዛይነር የመሳሪያ ስርዓት ዲዛይነር ለሚያመነጨው ለእያንዳንዱ የአይፒ ንዑስ ሞዱል ማውጫ /synth እና/ሲም ንዑስ ማውጫዎችን ያመነጫል።

የአይፒ ኮር መለኪያዎችን እና አማራጮችን በመግለጽ (የቆየ ፓራሜትር አርታዒያን)

አንዳንድ የአይፒ ኮሮች ለማዋቀር እና ለማመንጨት የፓራሜትር አርታዒውን የቆየ ስሪት ይጠቀማሉ። የቀድሞ መለኪያ አርታዒን በመጠቀም የአይፒ ልዩነትን ለማዋቀር እና ለማፍለቅ የሚከተሉትን ደረጃዎች ይጠቀሙ።
ማስታወሻ፡- የድሮው ፓራሜትር አርታዒ የተለየ ውፅዓት ያመነጫል። file መዋቅር ከቅርብ ጊዜው መለኪያ አርታዒ. የቅርብ ጊዜውን የመለኪያ አርታኢ የሚጠቀሙ የአይፒ ኮር መለኪያዎችን እና የአይፒ ኮሮችን ማዋቀር አማራጮችን ይመልከቱ።

ምስል 13. Legacy Parameter Editors

1. በአይፒ ካታሎግ (መሳሪያዎች ➤ IP ካታሎግ) ውስጥ፣ ለማበጀት የአይፒ ኮርን ስም ይፈልጉ እና ሁለቴ ጠቅ ያድርጉ። የመለኪያ አርታዒው ይታያል.
2. የከፍተኛ ደረጃ ስም እና የውጤት HDL ይግለጹ file ለአይፒ ልዩነትዎ ይተይቡ። ይህ ስም የአይፒ ዋና ልዩነትን ይለያል fileበእርስዎ ፕሮጀክት ውስጥ s. እሺን ጠቅ ያድርጉ።
3. በመለኪያ አርታዒው ውስጥ ለእርስዎ የአይፒ ልዩነት መለኪያዎችን እና አማራጮችን ይግለጹ። ስለተወሰኑ የአይፒ core መለኪያዎች መረጃ ለማግኘት የእርስዎን የአይፒ ኮር ተጠቃሚ መመሪያ ይመልከቱ።
4. ጨርስ ወይም ማመንጨትን ጠቅ ያድርጉ (በመለኪያ አርታኢው ስሪት ላይ በመመስረት)። የመለኪያ አርታዒው ያመነጫል። fileበእርስዎ ዝርዝር ሁኔታ መሰረት ለእርስዎ የአይፒ ልዩነት። ማመንጨት ሲጠናቀቅ ከተጠየቁ ውጣ የሚለውን ጠቅ ያድርጉ። የመለኪያ አርታዒው ከፍተኛ-ደረጃ .qipን ይጨምራል file ወደ የአሁኑ ፕሮጀክት በራስ-ሰር.

ማስታወሻ፡- በፕሮጀክት ላይ ከቀድሞው ፓራሜትር አርታዒ ጋር የመነጨውን የአይፒ ልዩነት እራስዎ ለመጨመር ፕሮጄክትን ጠቅ ያድርጉ ➤ አክል/አስወግድ Fileበፕሮጀክት ውስጥ s እና የአይፒ ልዩነትን ይጨምሩ .qip file.

IP Core Generation Output (Intel Quartus Prime Standard Edition)
የIntel Quartus Prime Standard Edition ሶፍትዌር ከሚከተሉት ውፅዓት አንዱን ያመነጫል። file ከውርስ መለኪያ አርታዒዎች ውስጥ አንዱን ለሚጠቀሙ የግለሰብ አይፒ ኮሮች አወቃቀሮች።

ምስል 14. IP Core Generated Files (የቆየ መለኪያ አዘጋጆች)

የመነጨ አይፒ File ውጤት ሀ

የመነጨ አይፒ File ውጤት B

የመነጨ አይፒ File ውጤት ሲ

የመነጨ አይፒ File ውጤት ዲ

ማስታወሻዎች፡-

1. ለእርስዎ አይ ፒ ልዩነት ከተደገፈ እና ከነቃ
2. ተግባራዊ የማስመሰል ሞዴሎች ከተፈጠሩ
3. ይህን ማውጫ ችላ በል

የሰነድ ማሻሻያ ታሪክ ለስህተት የመልእክት መመዝገቢያ ማራገፊያ ኢንቴል FPGA IP IP ዋና የተጠቃሚ መመሪያ

የሰነድ ሥሪት	ኢንቴል ኳርትስ ዋና ስሪት	ለውጦች
2018.05.23	18.0	• IP ከ ተሰይሟል የኢንቴል FPGA ስህተት መልእክት ማራገፊያ IP ኮር ይመዝገቡ ወደ የስህተት መልእክት ይመዝገቡ ማራገፊያ ኢንቴል FPGA IP ኮር. • የተዘመኑ አሃዞች emr_valid ሲግናል ከመብራት በኋላ ለሚስተካከሉ ስህተቶች (በአምድ ላይ የተመሰረተ አይነት == 3'b0) እና emr_valid ላልታረሙ ስህተቶች ሲግናል.

ቀን	ሥሪት	ለውጦች
ዲሴምበር 2017	2017.12.18	• የሰነዱን ስም ዳግም ሰይመውታል። የኢንቴል FPGA ስህተት የመልእክት መመዝገቢያ ማራገፊያ IP ኮር የተጠቃሚ መመሪያ. • የ"IP Core Device Support" ሰንጠረዥ ተዘምኗል። • ለቅርብ ጊዜ የምርት ስም ደረጃዎች ተዘምኗል። • በሰነዱ ውስጥ የአርትኦት ማሻሻያ አድርጓል።
ጁላይ 2017	2017.07.15	• የIntel Cyclone 10 GX መሳሪያ ድጋፍ ታክሏል። • በአይፒ የጊዜ ስዕላዊ መግለጫዎች ውስጥ V-አይነት ወደ አምድ-ተኮር ዓይነት ተለውጧል። • ለIntel Quartus Prime Pro Edition እና Intel Quartus Prime Standard እትም የተለየ የመለኪያ መመሪያዎችን ሰጥቷል። • ለቅርብ ጊዜ የምርት ስም ደረጃዎች ተዘምኗል።
ግንቦት 2016	2016.05.02	• ስለ Verilog HDL RTL ድጋፍ የባህሪ ነጥበ ምልክት ተወግዷል። • የኳርትስ II ማጣቀሻዎችን ወደ Quartus Prime ተለውጧል።
ሰኔ 2015	2015.06.12	የተሻሻለው Aria 10 የድጋፍ ዝርዝሮች።
ዲሴምበር 2014	2014.12.15	የመጀመሪያ ልቀት

ኢንቴል ኮርፖሬሽን. መብቱ በህግ የተጠበቀ ነው. ኢንቴል፣ የኢንቴል አርማ እና ሌሎች የኢንቴል ምልክቶች የኢንቴል ኮርፖሬሽን ወይም የስርጭቱ የንግድ ምልክቶች ናቸው። ኢንቴል የኤፍፒጂኤ እና ሴሚኮንዳክተር ምርቶቹን በIntel መደበኛ ዋስትና መሰረት ለአሁኑ ዝርዝር መግለጫዎች ዋስትና ይሰጣል፣ነገር ግን በማናቸውም ምርቶች እና አገልግሎቶች ላይ ያለማሳወቂያ በማንኛውም ጊዜ ለውጦችን የማድረግ መብቱ የተጠበቀ ነው። ኢንቴል በዚህ ውስጥ የተገለጸውን ማንኛውንም መረጃ፣ ምርት ወይም አገልግሎት ከመተግበሩ ወይም ከመጠቀሙ የተነሳ ምንም አይነት ሃላፊነት ወይም ተጠያቂነት አይወስድም። የኢንቴል ደንበኞች በማናቸውም የታተመ መረጃ ላይ ከመታመንዎ በፊት እና ለምርቶች ወይም አገልግሎቶች ትዕዛዝ ከማቅረባቸው በፊት የቅርብ ጊዜውን የመሳሪያ ዝርዝር መግለጫዎችን እንዲያገኙ ይመከራሉ። *ሌሎች ስሞች እና የንግድ ምልክቶች እንደሌሎች ንብረት ሊጠየቁ ይችላሉ።

ሰነዶች / መርጃዎች

የኢንቴል ስህተት መልእክት ይመዝገቡ ማራገፊያ FPGA IP Core [pdf] የተጠቃሚ መመሪያ የስህተት መልእክት መመዝገቢያ ማራገፊያ FPGA IP ኮር፣ ስህተት፣ የመልእክት መመዝገቢያ ማራገፊያ FPGA IP ኮር

ዋቢዎች

• የተጠቃሚ መመሪያ