ኢንቴል ኦሲቲ FPGA አይፒ

የOCT Intel FPGA IP ውጫዊ ተከላካይን በማጣቀስ I/Oን በተለዋዋጭ እንዲያስተካክሉ ያስችልዎታል። የ OCT IP የምልክት ትክክለኛነትን ያሻሽላል, የቦርድ ቦታን ይቀንሳል, እና እንደ ማህደረ ትውስታ መገናኛዎች ካሉ ውጫዊ መሳሪያዎች ጋር ለመገናኘት አስፈላጊ ነው. የOCT IP ለIntel Stratix® 10፣ Intel Arria® 10 እና Intel Cyclone® 10 GX መሳሪያዎች ይገኛል። ንድፎችን ከ Stratix V፣ Aria V እና Cyclone V መሳሪያዎች እየፈለሱ ከሆነ አይፒውን ማዛወር ያስፈልግዎታል። ለተጨማሪ ዝርዝሮች፣ ተዛማጅ መረጃዎችን ይመልከቱ።

ተዛማጅ መረጃ

• የእርስዎን ALTOCT IP ወደ OCT Intel FPGA IP በገጽ 13 ማዛወር
  • የእርስዎን ALTOCT IP ኮር ወደ OCT IP core ለማዛወር እርምጃዎችን ያቀርባል።
• ተለዋዋጭ የተስተካከለ የኦን-ቺፕ ማብቂያ (ALTOCT) የአይፒ ዋና የተጠቃሚ መመሪያ
  • ስለ ALTOCT IP ኮር መረጃ ያቀርባል።
• የ Intel FPGA IP Cores መግቢያ
  • ስለ ኢንቴል FPGA አይፒ ኮሮች አጠቃላይ መረጃን ያቀርባል፣የአይፒ ኮሮችን መመሳጠር፣ማመንጨት፣ማሻሻል እና ማስመሰልን ጨምሮ።
• ስሪት-ገለልተኛ የአይፒ እና የመሳሪያ ስርዓት ዲዛይነር የማስመሰል ስክሪፕቶችን መፍጠር
  • ለሶፍትዌር ወይም የአይፒ ስሪት ማሻሻያዎች በእጅ ማሻሻያ የማይፈልጉ የማስመሰል ስክሪፕቶችን ይፍጠሩ።
• የፕሮጀክት አስተዳደር ምርጥ ልምዶች
  • የፕሮጀክትዎን እና የአይፒዎን ቀልጣፋ አስተዳደር እና ተንቀሳቃሽነት መመሪያዎች files.
• OCT Intel FPGA IP የተጠቃሚ መመሪያ መዛግብት በገጽ 13 ላይ
  • ለቀድሞዎቹ የOCTintel FPGA IP ስሪቶች የተጠቃሚ መመሪያዎችን ዝርዝር ያቀርባል።

OCT Intel FPGA IP ባህሪያት

የ OCT IP የሚከተሉትን ባህሪያት ይደግፋል

• እስከ 12 የቺፕ ማቋረጦች (OCT) ብሎኮች ድጋፍ
• በሁሉም I/O ፒን ላይ ለተስተካከሉ የኦን-ቺፕ ተከታታይ ማብቂያ (RS) እና የተስተካከለ የኦን-ቺፕ ትይዩ ማብቂያ (RT) ድጋፍ።
• የ 25 Ω እና 50 Ω የተስተካከሉ የማብቂያ ዋጋዎች
• በኃይል እና በተጠቃሚ ሁነታዎች ውስጥ ለ OCT ልኬት ድጋፍ

OCT Intel FPGA IP Overview

OCT IP ከፍተኛ-ደረጃ ንድፍ

ይህ አኃዝ የ OCT IP ከፍተኛ ደረጃ ሥዕላዊ መግለጫን ያሳያል።

የ OCT IP ክፍሎች

አካል	መግለጫ
RZQ ፒን	ባለሁለት ዓላማ ፒን. ከኦቲቲ ጋር ሲጠቀሙ ፒኑ የሚፈለገውን እክል ለመተግበር የካሊብሬሽን ኮዶችን ለማስላት ከውጭ የማጣቀሻ ተቃዋሚ ጋር ይገናኛል።
የ OCT እገዳ	የካሊብሬሽን ኮድ ቃላትን ወደ I/O ቋት ብሎኮች ያመነጫል እና ይልካል።
የ OCT አመክንዮ	የካሊብሬሽን ኮድ ቃላቶችን በተከታታይ ከOCT ብሎክ ይቀበላል እና የካሊብሬሽን ኮድ ቃላትን ከጠባቂዎች ጋር በትይዩ ይልካል።

RZQ ፒን

እያንዳንዱ የOCT ብሎክ አንድ RZQ ፒን አለው።

• RZQ ፒኖች ባለሁለት ዓላማ ፒን ናቸው። ፒኖቹ ከኦሲቲ ብሎክ ጋር ካልተገናኙ፣ ፒኖቹን እንደ መደበኛ I/O ፒን መጠቀም ይችላሉ።
• የተስተካከሉ ፒኖች አንድ አይነት VCCIO ጥራዝ ሊኖራቸው ይገባል።tagሠ እንደ የ OCT እገዳ እና የ RZQ ፒን. ከተመሳሳይ የ OCT ብሎክ ጋር የተገናኙ የተስተካከሉ ፒኖች ተመሳሳይ ተከታታይ እና ትይዩ የማቋረጫ እሴቶች ሊኖራቸው ይገባል።
• የ OCT ብሎክን አቀማመጥ ለመወሰን በ RZQ ፒን ላይ የአካባቢ ገደቦችን መተግበር ይችላሉ ምክንያቱም የ RZQ ፒን ከተዛማጅ የ OCT ብሎክ ጋር ብቻ ሊገናኝ ይችላል።

ኦሲቲ እገዳ

የOCT ብሎክ I/Osን ለማቋረጥ የካሊብሬሽን ኮዶችን የሚያመነጭ አካል ነው። በመለኪያ ጊዜ፣ OCT በrzqin ወደብ በኩል በውጫዊ ተቃዋሚው ላይ ከሚታየው እክል ጋር ይዛመዳል። ከዚያም የ OCT ብሎክ ሁለት ባለ 16-ቢት የካሊብሬሽን ኮድ ቃላትን ያመነጫል - አንድ ቃል ተከታታይ መቋረጥን ያስተካክላል እና ሌላኛው ቃል ትይዩ መቋረጥን ያስተካክላል። ራሱን የቻለ አውቶቡስ ቃላቱን በተከታታይ ወደ ኦሲቲ ሎጂክ ይልካል።

OCT ሎጂክ

የOCT ብሎክ የካሊብሬሽን ኮድ ቃላቶችን በተከታታይ ወደ OCT አመክንዮ በሰር_ዳታ ወደቦች ይልካል። የኢንሰር ሲግናል ሲቀሰቀስ ከየትኛው OCT የካሊብሬሽን ኮድ ቃላትን ለማንበብ እንደሚያግድ ይገልጻል። የመለኪያ ኮድ ቃላቶቹ ከተከታታይ-ወደ ትይዩ የፈረቃ አመክንዮ ውስጥ ገብተዋል። ከዚያ በኋላ፣ የs2pload ምልክቱ በራስ-ሰር የካሊብሬሽን ኮድ ቃላትን ከ I/O ቋቶች ጋር በትይዩ ለመላክ ያረጋግጣል። የካሊብሬሽን ኮድ ቃላቶቹ በ I/O ብሎክ ውስጥ ያሉትን ትራንዚስተሮች ያገብራሉ ወይም ያቦዝኑታል፣ እነዚህም ተከታታዮች ወይም ትይዩ ተቃውሞን ከ impedance ጋር ይመሳሰላሉ።

የ OCT ሎጂክ ውስጣዊ

OCT Intel FPGA IP ተግባራዊ መግለጫ

የዲ ኤን ዲ ሚሞሪ ዝርዝርን ለማሟላት ኢንቴል ስትራቲክስ 10፣ ኢንቴል አሪያ 10 እና ኢንቴል ሳይክሎን 10 ጂኤክስ መሳሪያዎች በቺፕ ተከታታይ ማብቂያ (RS OCT) እና በቺፕ ትይዩ ማቋረጥ (RT OCT) ለአንድ-መጨረሻ I/O ደረጃዎች ይደግፋሉ። OCT በማንኛውም I/O ባንክ ሊደገፍ ይችላል። VCCIO በአንድ ባንክ ውስጥ ላሉ I/Os ሁሉ የሚስማማ መሆን አለበት። በIntel Stratix 10፣ Intel Aria 10 ወይም Intel Cyclone 10 GX መሳሪያ ውስጥ በእያንዳንዱ I/O ባንክ ውስጥ አንድ የOCT ብሎክ አለ። እያንዳንዱ የOCT ብሎክ በ RZQ ፒን በኩል ከውጫዊ 240 Ω ማመሳከሪያ ተቃዋሚ ጋር ግንኙነት ይፈልጋል።

የ RZQ ፒን ፒን የሚገኝበት ከ I/O ባንክ ጋር ተመሳሳይ የ VCCIO አቅርቦትን ይጋራል። የ RZQ ፒን የ OCT ካሊብሬሽን የማይጠቀሙ ከሆነ እንደ መደበኛ I/O ሊጠቀሙበት የሚችሉት ባለሁለት ተግባር I/O ፒን ነው። የ RZQ ፒን ለኦሲቲ ማስተካከያ ሲጠቀሙ፣ የ RZQ ፒን የ OCT ብሎክን ከመሬት ጋር በውጫዊ 240 Ω resistor ያገናኛል። የሚከተሉት አኃዞች ኦሲቲዎች በአንድ I/O አምድ (በዴዚ ሰንሰለት) ውስጥ እንዴት እንደሚገናኙ ያሳያሉ። OCT የማንኛውም ባንክ ንብረት የሆነ I/Oን ማስተካከል ይችላል፣ ባንኩ በአንድ አምድ ውስጥ ከሆነ እና ቮልቱን እስካሟላ ድረስtagሠ መስፈርቶች. በአምዶች መካከል ምንም ግንኙነት ስለሌለ፣ OCT መጋራት የሚቻለው ፒኖቹ ከተመሳሳይ የOCT I/O አምድ ውስጥ ከሆኑ ብቻ ነው።

የ OCT ባንክ-ባንክ ግንኙነቶች

በ Intel Quartus® Prime Pin Planner ውስጥ አይ/ኦ አምዶች

ይህ አኃዝ የቀድሞ ነው።ampለ. አቀማመጡ በተለያዩ የIntel Stratix 10፣ Intel Aria 10 ወይም Intel Cyclone 10 GX መሳሪያዎች መካከል ይለያያል።

የኃይል አፕ ሁነታ በይነገጾች

በኃይል-አፕ ሁነታ ላይ ያለው OCT IP ሁለት ዋና መገናኛዎች አሉት

• የFPGA RZQ ፓድን ከኦሲቲ ብሎክ ጋር የሚያገናኝ አንድ የግቤት በይነገጽ
• ከ I/O ማቋቋሚያ ጋር የሚገናኙ ሁለት ባለ 16-ቢት ቃላት ይወጣሉ

የ OCT በይነገጽ

የተጠቃሚ ሁነታ ኦ.ቲ.ቲ

የተጠቃሚ ሁነታ OCT የሚንቀሳቀሰው ከኃይል አወጣጥ ኦሲቲ ሁነታ ጋር በተመሳሳይ መልኩ የተጠቃሚን የመቆጣጠር ችሎታ በመጨመር ነው።

የ FSM ምልክቶች

ይህ አኃዝ የሚያሳየው ውሱን የግዛት ማሽን (FSM) በዋና ውስጥ በ OCT ብሎክ ላይ የወሰኑ የተጠቃሚ ምልክቶችን ይቆጣጠራል። FSM በጥያቄዎ መሰረት የ OCT ብሎክ የሚቆጣጠሩ የኮድ ቃላትን እንደሚልክ ወይም እንደሚልክ ያረጋግጣል።

Fitter የተጠቃሚ-ሁነታ OCTን አይገልጽም። የእርስዎ OCT ብሎክ የተጠቃሚውን ሁነታ የ OCT ባህሪን እንዲጠቀም ከፈለጉ የ OCT IP መፍጠር አለብዎት። ነገር ግን፣ በሃርድዌር ውስንነቶች ምክንያት፣ በንድፍዎ ውስጥ አንድ OCT IP በተጠቃሚ ሁነታ OCT ብቻ መጠቀም ይችላሉ።

ማስታወሻ፡- አንድ የOCT አይፒ እስከ 12 ኦሲቲ ብሎኮችን መቆጣጠር ይችላል።

FSM የሚከተሉትን ምልክቶች ያቀርባል

• ሰዓት
• ዳግም አስጀምር
• s2pload
• ማስተካከያ_የተጠመደ
• የካሊብሬሽን_ፈረቃ_የተጨናነቀ
• የካሊብሬሽን_ጥያቄ

ማስታወሻ፡- እነዚህ ምልክቶች የሚገኙት በተጠቃሚ ሁነታ ብቻ ነው እንጂ የኃይል አወጣጥ ሁነታ አይደለም።

ተዛማጅ መረጃ

OCT Intel FPGA IP ሲግናሎች.
ስለ FSM ምልክቶች ተጨማሪ መረጃ ይሰጣል።

ኮር ኤፍ.ኤስ.ኤም

FSM ፍሰት

FSM ግዛቶች

ግዛት	መግለጫ
IDLE	የካሊብሬሽን_ጥያቄ ቬክተርን ሲያዘጋጁ FSM ከIDLE ሁኔታ ወደ CAL ሁኔታ ይንቀሳቀሳል። የካሊብሬሽን_ጥያቄ ቬክተርን ለሁለት የሰዓት ዑደቶች እንደ እሴቱ ያቆዩት። ከሁለት የሰዓት ዑደቶች በኋላ, FSM የቬክተር ቅጂ ይይዛል. የመለኪያ ሂደቱን እንደገና ላለመጀመር ቬክተሩን እንደገና ማስጀመር አለብዎት።
CAL	በዚህ ሁኔታ ኤፍኤስኤም በካሊብሬሽን_ጥያቄ ቬክተር ውስጥ የትኛዎቹ ቢትስ መረጋገጡን ያረጋግጣል እና ያገለግላቸዋል። ተዛማጁ የOCT ብሎኮች ለማጠናቀቅ ወደ 2,000 የሰዓት ዑደቶች የሚፈጀውን የካሊብሬሽን ሂደት ይጀምራሉ። ማስተካከያው ከተጠናቀቀ በኋላ የካሊብሬሽን_ቢሲ ምልክቱ ይለቀቃል።
ማስክ ቢትን ፈትሽ	ኤፍኤስኤም ቢት ከተቀናበረ ወይም ካልተዋቀረ እያንዳንዱን ቢት በቬክተሩ ውስጥ ይፈትሻል።

ግዛት	መግለጫ
Shift Mask ቢት	ይህ ሁኔታ 1 እስኪመታ ድረስ በቬክተሩ ውስጥ ያሉትን ሁሉንም ቢትዎች በቀላሉ ያዞራል።
ተከታታይ Shift	ይህ ግዛት የማቋረጫ ኮዱን በተከታታይ ከ OCT ብሎክ ወደ ማብቂያ አመክንዮ ይልካል። ዝውውሩን ለማጠናቀቅ 32 ዑደቶች ይወስዳል። ከእያንዳንዱ ዝውውሩ በኋላ፣ FSM በቬክተሩ ውስጥ ያሉ በመጠባበቅ ላይ ያሉ ቢትሶችን ይፈትሻል እና በዚህ መሠረት ያገለግላቸዋል።
በመጠባበቅ ላይ ያለ ቢት ያዘምኑ	በመጠባበቅ ላይ ያለው መዝገብ በOCT Intel FPGA IP ውስጥ ካለው እያንዳንዱ የ OCT ብሎክ ጋር የሚዛመዱ ቢትዎችን ይይዛል። ይህ ግዛት አገልግሎት የተሰጠውን ጥያቄ ዳግም በማስጀመር በመጠባበቅ ላይ ያለውን መዝገብ ያዘምናል።
ተከናውኗል	የካሊብሬሽን_shift_busy ሲግናል ጣፋጭ በሆነ ጊዜ፣ አዲሱን የማቋረጫ ኮዶችን ወደ ቋት ለማስተላለፍ s2pload በራስ-ሰር አስረግጦ ማረጋገጥ ይችላሉ። የs2pload ሲግናል ቢያንስ ለ25 ns ያረጋግጣል። በሃርድዌር ውሱንነት ምክንያት ሁሉም እስኪገባ ድረስ ሌላ ማስተካከያ መጠየቅ አይችሉም የካሊብሬሽን_shift_የተጨናነቀ ቬክተር ዝቅተኛ ነው።

OCT Intel FPGA IP ንድፍ Example

የ OCT IP ንድፍ ሊያመነጭ ይችላል exampለአይፒ ከተመረጠው ተመሳሳይ ውቅር ጋር የሚዛመድ። ንድፍ example ማንኛውንም የተለየ መተግበሪያ ያላነጣጠረ ቀላል ንድፍ ነው። ዲዛይኑን መጠቀም ይችላሉ exampአይፒን እንዴት ማፋጠን እንደሚቻል እንደ ማጣቀሻ። ንድፍ ለማመንጨት example fileዎች፣ አመንጪ Example የንድፍ አማራጭ በአይ.ፒ. ማመንጨት ጊዜ በትውልድ የንግግር ሳጥን ውስጥ።

ማስታወሻ፡- የOCT IP የVHDL ትውልድን አይደግፍም።

• ሶፍትዌሩ ያመነጫል _ለምሳሌample_design ማውጫ ከአይፒ ጋር፣ የት የእርስዎ አይ ፒ ስም ነው።
• የ _ለምሳሌample_design ማውጫ make_qii_design.tcl ስክሪፕቶችን ይዟል።
• የ.qsys files በንድፍ ወቅት ለውስጣዊ ጥቅም ናቸው exampትውልድ ብቻ። ማረም አይችሉም files.

Intel Quartus® Prime Design በማመንጨት ላይ Example

የ make_qii_design.tcl ስክሪፕት ሊዋሃድ የሚችል ንድፍ ያወጣል።ample ከኢንቴል ኳርትስ ፕራይም ፕሮጄክት ጋር፣ ለመጠናቀር ዝግጁ። ሊሰራ የሚችል ንድፍ ለማመንጨት example, እነዚህን ደረጃዎች ይከተሉ.

1. ከዲዛይኑ የቀድሞ ጋር አይፒውን ካመነጨ በኋላample files, የሚከተለውን ስክሪፕት በትዕዛዝ መጠየቂያው ላይ ያሂዱ፡ quartus_sh -t make_qii_design.tcl.
2. የምትጠቀመውን ትክክለኛ መሳሪያ መግለፅ ከፈለክ የሚከተለውን ትዕዛዝ ተጠቀም፡ quartus_sh -t make_qii_design.tcl .

ስክሪፕቱ ed_synth.qpf ፕሮጄክትን የያዘ የ qii ማውጫ ያመነጫል። file. ይህንን ፕሮጀክት በ Intel Quartus Prime ሶፍትዌር ውስጥ መክፈት እና ማጠናቀር ይችላሉ.

OCT Intel FPGA IP ማጣቀሻዎች

OCT Intel FPGA IP መለኪያ ቅንጅቶች

የ OCT IP መለኪያዎች

ስም	ዋጋ	መግለጫ
የ OCT ብሎኮች ብዛት	1 ወደ 12	የሚፈጠሩ የ OCT ብሎኮች ብዛት ይገልጻል። ነባሪ እሴቱ ነው። 1.
ወደ ኋላ የሚስማሙ የወደብ ስሞችን ተጠቀም	On ጠፍቷል	ከALTOCT IP ጋር ተኳሃኝ የሆኑ የከፍተኛ ደረጃ ስሞችን ለመጠቀም ይህንን ያረጋግጡ። ይህ ግቤት በነባሪነት ተሰናክሏል።
የ OCT ሁነታ	ኃይል ጨምር ተጠቃሚ	OCT በተጠቃሚ የሚቆጣጠር መሆኑን ወይም አለመሆኑን ይገልጻል። ነባሪ እሴቱ ነው። ኃይል መጨመር.
የ OCT እገዳ x የመለኪያ ሁነታ	ነጠላ ድርብ POD	ለኦሲቲ የካሊብሬሽን ሁነታን ይገልጻል። X ከኦሲቲ እገዳ ቁጥር ጋር ይዛመዳል. ነባሪ እሴቱ ነው። ነጠላ.

OCT Intel FPGA IP ሲግናሎች

የግቤት በይነገጽ ምልክቶች

የምልክት ስም	አቅጣጫ	መግለጫ
rzqin	ግቤት	የግቤት ግንኙነት ከ RZQ ፓድ ወደ ኦሲቲ ብሎክ። RZQ ፓድ ከውጭ መከላከያ ጋር ተያይዟል. የOCT ብሎክ የካሊብሬሽን ኮዱን ለማመንጨት ከrzqin ወደብ ጋር የተገናኘ ኢምፔዳንስን እንደ ማጣቀሻ ይጠቀማል። ይህ ምልክት ለኃይል እና ለተጠቃሚ ሁነታዎች ይገኛል።
ሰዓት	ግቤት	የግቤት ሰዓት ለተጠቃሚ ሁነታ ጥቅምት. ሰዓቱ 20 ሜኸር ወይም ከዚያ ያነሰ መሆን አለበት።
ዳግም አስጀምር	ግቤት	የግቤት ዳግም ማስጀመሪያ ምልክት. ዳግም ማስጀመር የተመሳሰለ ነው።
የካሊብሬሽን_ጥያቄ	ግቤት	ለ[NUMBER_OF_OCT:0] ቬክተር ያስገቡ። እያንዳንዱ ቢት ከ OCT ብሎክ ጋር ይዛመዳል። ቢት ወደ 1 ሲዋቀር፣ ተጓዳኙ OCT ይለካል፣ በመቀጠል የኮድ ቃሉን በተከታታይ ወደ ማቋረጫ አመክንዮ ብሎክ ይቀይሩት። ጥያቄው ለሁለት የሰዓት ዑደቶች መያዝ አለበት. በሃርድዌር ውስንነቶች ምክንያት፣ ሌላ ጥያቄ እስኪቀርብ ድረስ የካሊብሬሽን_shift_busy ቬክተር ዜሮ እስኪሆን ድረስ መጠበቅ አለቦት። አለበለዚያ ጥያቄዎ አይስተናገድም.
የካሊብሬሽን_ፈረቃ_የተጨናነቀ	ውፅዓት	የውጤት ቬክተር ለ[NUMBER_OF_OCT:0] የትኛው የOCT ብሎክ በአሁኑ ጊዜ በማስተካከል ላይ እየሰራ እንደሆነ እና የማቋረጫ ኮዶችን ወደ ማቋረጫ አመክንዮ ብሎክ በማሸጋገር ላይ ነው። ቢት 1 ሲሆን፣ የ OCT ብሎክ እያስተካከለ እና የኮድ ቃሉን ወደ ማብቂያ አመክንዮ ብሎክ እየቀየረ መሆኑን ያሳያል።
ማስተካከያ_የተጠመደ	ውፅዓት	የውጤት ቬክተር ለ[NUMBER_OF_OCT:0] የትኛው የOCT ብሎክ በአሁኑ ጊዜ በማስተካከል ላይ እንደሚሰራ ያሳያል። ቢት 1 ሲሆን የ OCT ብሎክ እየተስተካከለ መሆኑን ያሳያል
ጥቅምት_ ተከታታይ_ማቋረጫ መቆጣጠሪያ[15:0]	ውፅዓት	16-ቢት የውጤት ምልክት, ጋር ከ 0 እስከ 11. ይህ ምልክት በግብአት/ውጤት ቋት ላይ ካለው ተከታታይ ማብቂያ መቆጣጠሪያ ወደብ ጋር ይገናኛል። ይህ ወደብ R የሚለካውን ተከታታይ የማቋረጫ ኮድ ይልካልs.
ጥቅምት_ ትይዩ_ማቋረጥ_ቁጥጥር[15:0]	ውፅዓት	16-ቢት የውጤት ምልክት, ጋር ከ 0 እስከ 11. ይህ ምልክት በግቤት / ውፅዓት ቋት ላይ ካለው ትይዩ ማብቂያ መቆጣጠሪያ ወደብ ጋር ይገናኛል. ይህ ወደብ አርን የሚያስተካክለው ትይዩ የማቋረጫ ኮድ ይልካልt.

የQSF ምደባዎች

Intel Stratix 10፣ Intel Arria 10 እና Intel Cyclone 10 GX መሳሪያዎች የሚከተሉት ከማቋረጫ ጋር የተገናኙ የIntel Quartus Prime መቼቶች አሏቸው። file (.qsf) ስራዎች፡-

• INPUT_TERMINATION
• OUTPUT_TERMINATION
• TERMINATION_CONTROL_BLOCK
• RZQ_GROUP

የQSF ምደባዎች

የQSF ምደባ	ዝርዝሮች
INPUT_TERMINATION OUTPUT_TERMINATION	የግቤት/ውጤት ማብቂያ ምደባ በጥያቄ ውስጥ ባለው ፒን ላይ በኦም ውስጥ ያለውን የማብቂያ ዋጋ ይገልጻል። Exampላይ:
	set_intance_assignment -ስም INPUT_TERMINATION - ወደ set_intance_assignment -ስም OUTPUT_TERMINATION - ወደ
	ተከታታይ/ትይዩ ማቋረጫ ወደቦችን ለማንቃት እነዚህን ስራዎች ያካትቱ፣ እነዚህም ተከታታይ እና ትይዩ የማቋረጫ ዋጋዎችን ለፒንዎቹ ይገልፃሉ። የተከታታይ ማብቂያ መቆጣጠሪያን እና ትይዩ የማቋረጫ መቆጣጠሪያ ወደቦችን ከOCT Intel FPGA IP ወደ GPIO Intel FPGA IP ማገናኘትዎን ያረጋግጡ። Exampላይ:
	set_intance_assignment -ስም INPUT_TERMINATION "PARALLEL ኦኤችኤም ከካሊብሬሽን ጋር" - ወደ set_intance_assignment -ስም OUTPUT_TERMINATION «SERIES ኦኤችኤም ከካሊብሬሽን ጋር" - ወደ
TERMINATION_CONTROL_BL ኦኬ	Fitter ከተፈለገው የ OCT ብሎክ ወደ ተገለጹት ፒንዎች ተገቢውን ግንኙነት እንዲያደርግ ይመራዋል። ይህ ምደባ ጠቃሚ የሚሆነው የI/O ቋቶች በግልጽ በቅጽበት ካልታዩ እና ፒኖቹን ከተወሰነ የOCT ብሎክ ጋር ማያያዝ ሲኖርብዎት ነው። Exampላይ:
	የዝግጅት_አወሳሰን_ስም TERMINATION_CONTROL_BLOCK - ወደ
RZQ_GROUP	ይህ ምደባ የሚደገፈው በIntel Stratix 10፣ Intel Aria 10 እና Intel Cyclone 10 GX መሳሪያዎች ብቻ ነው። ይህ ተግባር RTL ን ሳያሻሽል የ OCT IP ይፈጥራል። Fitter በኔት ዝርዝሩ ውስጥ የrzq ፒን ስም ይፈልጋል። ፒኑ ከሌለ፣ Fitter ከኦሲቲ አይፒ እና ተጓዳኝ ግንኙነቶቹ ጋር የፒን ስም ይፈጥራል። ይህ በነባር ወይም በሌለው OCT የሚስተካከሉ የፒን ቡድን እንዲፈጥሩ ይፈቅድልዎታል እና Fitter የንድፍ ህጋዊነትን ያረጋግጣል። Exampላይ:
	የዝግጅት_አወሳሰን_ስም RZQ_GROUP - ወደ

ማቋረጡ በግቤት እና ውፅዓት ቋቶች ላይ እና አንዳንዴም በተመሳሳይ ጊዜ ሊኖር ይችላል። የፒን ቡድኖችን ከ OCT ብሎክ ጋር ለማያያዝ ሁለት መንገዶች አሉ፡-

• የትኛው ፒን (አውቶብስ) ከየትኛው የ OCT እገዳ ጋር እንደተገናኘ ለማመልከት የ.qsf ምደባ ይጠቀሙ። የTERMINATION_CONTROL_BLOCK ወይም RZQ_GROUP ምደባን መጠቀም ትችላለህ። የቀድሞው ምደባ ፒን ከኦሲቲ ቅጽበታዊ በ RTL ሲያገናኝ የኋለኛው ደግሞ RTL ን ሳያሻሽል አዲስ ከተፈጠረው OCT ጋር ያገናኘዋል።
• የI/O ቋት ፕሪሚቲቭን በከፍተኛ ደረጃ ያፋጥኑ እና ከተገቢው የOCT ብሎኮች ጋር ያገናኙዋቸው።

ማስታወሻ፡- ተመሳሳይ ቪሲሲኦ ያላቸው ሁሉም I/O ባንኮች ምንም እንኳን ያ የተለየ I/O ባንክ የራሱ የሆነ የ OCT ብሎክ ቢኖረውም አንድ የ OCT ብሎክ መጋራት ይችላሉ። የተስተካከለ መቋረጥን የሚደግፉ ማንኛውንም የI/O ፒን ቁጥር ከኦሲቲ ብሎክ ጋር ማገናኘት ይችላሉ። I/Osን ከተኳሃኝ ውቅር ጋር ከኦሲቲ ብሎክ ጋር ማገናኘትዎን ያረጋግጡ። እንዲሁም የ OCT ብሎክ እና ተዛማጅ I/Os ተመሳሳይ VCCIO እና ተከታታይ ወይም ትይዩ የማቋረጫ እሴቶች እንዳላቸው ማረጋገጥ አለቦት። በእነዚህ መቼቶች፣ Fitter I/Os እና OCT ብሎክን በተመሳሳይ አምድ ውስጥ ያስቀምጣል። ኢንቴል ኳርተስ ፕራይም ሶፍትዌር ከብሎክ ጋር የተገናኘ ፒን ከሌለ የማስጠንቀቂያ መልእክት ያመነጫል።

የአይፒ ፍልሰት ፍሰት ለአሪያ ቪ፣ ሳይክሎን ቪ እና ስትራቲክስ ቪ መሳሪያዎች

የአይፒ ፍልሰት ፍሰቱ ALTOCT IP of Arria V፣ Cyclone V እና Stratix V መሣሪያዎችን ወደ OCT Intel FPGA IP of Intel Stratix 10፣ Intel Arria 10 ወይም Intel Cyclone 10 GX መሳሪያዎች እንዲያዛውሩ ያስችልዎታል። የአይፒ ፍልሰት ፍሰቱ የ OCT IP ን ከ ALTOCT IP ቅንጅቶች ጋር ለማዛመድ ያዋቅረዋል፣ ይህም አይፒውን እንደገና እንዲፈጥሩ ያስችልዎታል።

ማስታወሻ፡- ይህ አይፒ የአይፒ ፍልሰት ፍሰትን የሚደግፈው በነጠላ የOCT መለኪያ ሁነታ ብቻ ነው። ድርብ ወይም POD የካሊብሬሽን ሁነታን እየተጠቀሙ ከሆነ፣ አይፒውን ማዛወር አያስፈልግዎትም።

የእርስዎን ALTOCT IP ወደ OCT Intel FPGA IP በማዛወር ላይ

የእርስዎን ALTOCT IP ወደ OCT IP ለማዛወር እነዚህን ደረጃዎች ይከተሉ

1. የእርስዎን ALTOCT IP በአይፒ ካታሎግ ውስጥ ይክፈቱ።
2. በአሁኑ ጊዜ በተመረጠው የመሣሪያ ቤተሰብ ውስጥ Stratix 10፣ Aria 10 ወይም Cyclone 10 GX የሚለውን ይምረጡ።
3. በ parameter editor ውስጥ የ OCT IP ን ለመክፈት ጨርስን ጠቅ ያድርጉ። የመለኪያ አርታዒው ከ ALTOCT IP መቼቶች ጋር ተመሳሳይ የሆነውን የ OCT IP ቅንብሮችን ያዋቅራል።
4. በሁለቱ መካከል የማይጣጣሙ ቅንጅቶች ካሉ አዲስ የሚደገፉ ቅንብሮችን ይምረጡ።
5. አይፒን እንደገና ለማደስ ጨርስን ጠቅ ያድርጉ።
6. የእርስዎን ALTOCT IP ፈጣን በ RTL በ OCT IP ይተኩ።

ማስታወሻ፡- የOCT IP ወደብ ስሞች ከALTOCT IP ወደብ ስሞች ጋር ላይመሳሰሉ ይችላሉ። ስለዚህ, በቅጽበት ውስጥ የአይፒ ስም መቀየር ብቻ በቂ አይደለም.

OCT Intel FPGA IP የተጠቃሚ መመሪያ መዛግብት

የአይፒ ኮር ስሪት ካልተዘረዘረ፣ ለቀዳሚው የአይፒ ኮር ስሪት የተጠቃሚ መመሪያ ተግባራዊ ይሆናል።

የአይፒ ኮር ስሪት	የተጠቃሚ መመሪያ
17.1	Intel FPGA OCT IP ኮር የተጠቃሚ መመሪያ

የሰነድ ማሻሻያ ታሪክ ለኦሲቲ ኢንቴል FPGA IP የተጠቃሚ መመሪያ

የሰነድ ሥሪት	ኢንቴል ኳርትስ ዋና ስሪት	የአይፒ ስሪት	ለውጦች
2019.07.03	19.2	19.1	ለIntel Stratix 10 መሳሪያዎች ድጋፍ ታክሏል። የሚከተሉትን የአይፒ ስሞች አዘምኗል። "Intel FPGA OCT" ወደ "OCT Intel FPGA IP"  "Intel FPGA GPIO" ወደ "GPIO Intel FPGA IP" የs2pload ምልክቱን አዘምኗል፡- ከሚገኙ የተጠቃሚ ምልክቶች s2pload ተወግዷል። የs2pload ሲግናል ባህሪን በተመለከተ የተዘመኑ መግለጫዎች።

 

ቀን	ሥሪት	ለውጦች
ህዳር 2017	2017.11.06	ለIntel Cyclone 10 GX መሳሪያዎች ድጋፍ ታክሏል። Altera OCT IP ኮር ወደ ኢንቴል FPGA OCT IP ኮር ተባለ። Qsys ወደ መድረክ ዲዛይነር ተቀይሯል። ለተጨማሪ የIntel rebranding የዘመነ ጽሑፍ።
ግንቦት 2017	2017.05.08	ኢንቴል የሚል ስም ተሰጥቶታል።
ዲሴምበር 2015	2015.12.07	የ"ሜጋ ተግባር" ወደ "IP ኮር" ተለውጧል። ሁኔታዎች ተለውጠዋል ኳርትስ II ወደ ኳርትስ ፕራይም. ዘይቤን እና ግልጽነትን ለማሻሻል የተለያዩ ይዘቶች እና አገናኞች አርትዖቶች።
ኦገስት፣ 2014	2014.08.18	በተጠቃሚ ሁነታ ላይ ስለ OCT መለኪያ መረጃ ታክሏል። የአይፒ ኮር ምልክቶችን እና ግቤቶችን አዘምኗል፡- core_rzqin_export ወደ rzqin ተቀይሯል። የኮር_ተከታታይ_ማቋረጥ_ቁጥጥር_ወደ ውጭ መላክ ተለውጧል ጥቅምት_ ተከታታይ_ማቋረጫ መቆጣጠሪያ[15:0] ዋና_ትይዩ_ማቋረጥ_ቁጥጥር_ወደ ውጭ መላክ ወደ ጥቅምት_ ተቀይሯል ትይዩ_ማቋረጫ_ቁጥጥር[15:0]
ህዳር 2013	2013.11.29	የመጀመሪያ ልቀት

መታወቂያ፡- 683708
ስሪት፡ 2019.07.03

ሰነዶች / መርጃዎች

ኢንቴል ኦሲቲ FPGA አይፒ [pdf] የተጠቃሚ መመሪያ OCT FPGA IP፣ OCT፣ FPGA IP

ዋቢዎች

• የተጠቃሚ መመሪያ