MICROCHIP UG0877 SLVS-EC ተቀባይ የዋልታ እሳት FPGA ተጠቃሚ መመሪያ
የክለሳ ታሪክ
የክለሳ ታሪክ በሰነዱ ውስጥ የተተገበሩ ለውጦችን ይገልጻል። ለውጦቹ ከአሁኑ ህትመት ጀምሮ በክለሳ ተዘርዝረዋል።
ክለሳ 4.0
የሚከተለው በዚህ ሰነድ ክለሳ 4.0 ላይ የተደረጉ ለውጦች ማጠቃለያ ነው።
- በስእል 2, ገጽ 2, ምስል 3, ገጽ 3, ምስል 8, ገጽ 6 እና ምስል 9, ገጽ 7 ተተካ.
- የተወገደ ክፍል PLL አስተላልፍ፣ ገጽ 4።
- የተሻሻለው ሠንጠረዥ 1 ገጽ 3፣ ሠንጠረዥ 3፣ ገጽ 7፣ ሠንጠረዥ 4፣ ገጽ 7 እና ሠንጠረዥ 5 ገጽ 8።
- ክፍል PLL ለPixel Clock Generation ገጽ 4 ተዘምኗል።
- የዘመነ ክፍል ውቅረት መለኪያዎች ገጽ 7።
ክለሳ 3.0
የሚከተለው በዚህ ሰነድ ክለሳ 3.0 ላይ የተደረጉ ለውጦች ማጠቃለያ ነው።
- SLVS-EC IP፣ ገጽ 2
- በገጽ 3 ላይ ሠንጠረዥ 7
ክለሳ 2.0
የሚከተለው በዚህ ሰነድ ክለሳ 2.0 ላይ የተደረጉ ለውጦች ማጠቃለያ ነው።
- SLVS-EC IP፣ ገጽ 2
- የትራንሴቨር ውቅር፣ ገጽ 3
- በገጽ 3 ላይ ሠንጠረዥ 7
ክለሳ 1.0
ክለሳ 1.0 የዚህ ሰነድ የመጀመሪያ ህትመት ነበር።
SLVS-EC አይፒ
SLVS-EC ለቀጣዩ ትውልድ ባለከፍተኛ ጥራት CMOS ምስል ዳሳሾች የ Sony ባለከፍተኛ ፍጥነት በይነገጽ ነው። ይህ መመዘኛ በሰአት ቴክኖሎጂ ምክንያት ከላይን-ወደ-ሌን ስኪው ታጋሽ ነው። በከፍተኛ ፍጥነት እና በረጅም ርቀት ማስተላለፊያ ውስጥ የቦርድ ደረጃ ንድፍ ቀላል ያደርገዋል. SLVS-EC Rx IP core የምስል ዳሳሽ መረጃን ለመቀበል ለPolarFire FPGA የSLVS-EC በይነገጽን ያቀርባል። አይፒው እስከ 4.752 Gbps ፍጥነትን ይደግፋል። የአይፒ ኮር ሁለት፣ አራት እና ስምንት መስመሮችን ለRAW 8፣ RAW 10 እና RAW 12 ውቅሮች ይደግፋል። የሚከተለው ምስል ለ SLVS-EC ካሜራ መፍትሄ የስርዓት ዲያግራምን ያሳያል።
ምስል 1 • SLVS-EC IP Block Diagram
የ SLVS-EC በይነገጽ የተከተተ የሰዓት ቴክኖሎጂ ስለሚጠቀም የዋልታ ፋየር ትራንስሴቨር ለ SLVS-EC ዳሳሽ እንደ PHY በይነገጽ ጥቅም ላይ ይውላል። እንዲሁም 8b10b ኢንኮዲንግ ይጠቀማል፣ ይህም በPolarFire transceiver በመጠቀም ማግኘት ይቻላል። PolarFire FPGA እስከ 24 ዝቅተኛ ኃይል ያለው 12.7 Gbps ተሻጋሪ መስመሮች አሉት። እነዚህ የመተላለፊያ መስመሮች እንደ SLVS-EC PHY መቀበያ መስመሮች ሊዋቀሩ ይችላሉ። በቀደመው ስእል ላይ እንደሚታየው የመተላለፊያ ውጤቶቹ ከ SLVS-EC Rx IP core ጋር ተገናኝተዋል.
SLVS-EC ተቀባይ መፍትሔ
የሚከተለው ምስል የ SLVS-EC IP የሊቤሮ ሶሲ ሶፍትዌር ከፍተኛ ደረጃ ዲዛይን አተገባበር እና ለ SLVS-EC መቀበያ መፍትሄ የሚያስፈልጉትን አካላት ያሳያል።
ምስል 2 • SLVS-EC IP SmartDesign
የ Transceiver ውቅር
የሚከተለው ምስል የ transceiver በይነገጽ ውቅር ያሳያል.
ምስል 3 • ትራንስሴይቨር በይነገጽ ውቅር
ትራንስሴቨር ወደ ሁለት ወይም አራት መስመሮች ሊዋቀር ይችላል። እንዲሁም የማስተላለፊያው ፍጥነት በ "Transceiver Data rate" ላይ ሊዘጋጅ ይችላል. SLVS-EC በይነገጽ በሚከተለው ሠንጠረዥ እንደተዘረዘረው ሁለት የባውድ ዋጋዎችን ይደግፋል።
ሠንጠረዥ 1 • SLVS-EC Baud ተመን
| ባውድ ደረጃ | የባውድ ተመን በMbps |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
PLL ለፒክሰል ሰዓት ማመንጨት
ፒኤልኤል ከTranceiver ከሚመነጨው የጨርቅ ሰዓት ማለትም LANE0_RX_CLOCK የፒክሰል ሰዓት ለማመንጨት ያስፈልጋል። የሚከተለው የፒክሰል ሰዓት ለማመንጨት ቀመር ነው።
የፒክሰል ሰዓት = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
በሚከተለው ምስል ላይ እንደሚታየው PF_CCCን ለRAW 8 ያዋቅሩት።
ምስል 4 • የሰዓት ኮንዲሽኒንግ ሰርቪስ
የንድፍ መግለጫ
የሚከተለው ምስል የ SLVS-EC የፍሬም ቅርጸት አወቃቀሩን ያሳያል።
ምስል 5 • SLVS-EC የፍሬም ቅርጸት መዋቅር
የፓኬት ራስጌ ስለ ፍሬም መጀመሪያ እና መጨረሻ ምልክቶች ከትክክለኛው መስመሮች ጋር መረጃ ይዟል። የ SLVS-EC ጥቅል ለመፍጠር የPHY መቆጣጠሪያ ኮዶች ከፓኬት ራስጌ በላይ ተጨምረዋል። የሚከተለው ሠንጠረዥ በSLVS-EC ፕሮቶኮል ውስጥ ጥቅም ላይ የዋሉትን የተለያዩ የPHY መቆጣጠሪያ ኮዶች ይዘረዝራል።
ሠንጠረዥ 2 • PHY የቁጥጥር ኮድ
PHY የቁጥጥር ኮድ 8b10b የምልክት ጥምረት
ኮድ ጀምር K.28.5 - K.27.7 - K.28.2 - K.27.7
ኮድ ጨርስ K.28.5 - K.29.7 - K.30.7 - K.29.7
ፓድ ኮድ K.23.7 - K.28.4 - K.28.6 - K.28.3
የማመሳሰል ኮድ K.28.5 - D.10.5 - D.10.5 - D.10.5
የስራ ፈት ኮድ ዲ.00.0 - ዲ.00.0 - ዲ.00.0 - ዲ.00.0
SLVS-EC RX IP ኮር
ይህ ክፍል የSLVS-EC ተቀባይ IP የሃርድዌር አተገባበር ዝርዝሮችን ይገልጻል። የሚከተለው ምስል የፖላር ፋየር SLVS-EC RX IP የያዘውን የ Sony SLVS-EC ተቀባይ መፍትሄ ያሳያል። ይህ አይፒ ከPolar Fire transceiver interface block ጋር በጥምረት ጥቅም ላይ ይውላል። የሚከተለው ምስል የSLVS-EC Rx IP ውስጣዊ ብሎኮችን ያሳያል።
ምስል 6 • የSLVS-EC RX IP የውስጥ ብሎኮች
aligner
ይህ ሞጁል ውሂቡን ከPolarFire transceiver ብሎኮች ይቀበላል እና ከማመሳሰል ኮድ ጋር ይጣጣማል። ይህ ሞጁል የማመሳሰያ ኮድን ከትራንስሲቨር በተቀበሉት ባይት ውስጥ ይፈልጋል እና ወደ ባይት ወሰን ይቆልፋል።
slvsec_phy_rx
ይህ ሞጁል ውሂቡን ከአድራጊው ይቀበላል እና የሚመጡትን SLVS PHY ጥቅሎች ይፈታዋል። ይህ ሞጁል በማመሳሰል ቅደም ተከተል ውስጥ ያልፋል እና ከዚያ የ pkt_en ምልክትን ከጀምር ኮድ ጀምሮ ያመነጫል እና በመጨረሻው ኮድ ላይ ያበቃል። እንዲሁም የ PAD ኮድን ከመረጃ ፓኬጆች ያስወግዳል እና ውሂቡን ወደ ቀጣዩ ሞጁል slvsrx_decoder ይልካል።
slvsrx_decoder
ይህ ሞጁል ውሂቡን ከslvsec_phy_rx ሞጁል ይቀበላል እና የፒክሰል ዳታውን ከክፍያ ጭነት ያወጣል። ይህ ሞጁል በአንድ ሌይን በሰዓት አራት ፒክሰሎችን ያወጣል እና ወደ ውጤቱ ይልካል። ገባሪ የቪዲዮ ውሂቡን ለሚያረጋግጡ ንቁ መስመሮች የመስመሩ ትክክለኛ ምልክት ያመነጫል። እንዲሁም በSLVS-EC እሽጎች የፓኬት ራስጌ ውስጥ ያሉትን የፍሬም መጀመሪያ እና የፍሬም መጨረሻ ቢትስን በመመልከት የፍሬም ትክክለኛ ምልክት ያመነጫል።
FSM ከመረጃ መፍታት ግዛቶች ጋር
የሚከተለው ምስል FSM ለ SLVS-EC RX IP ያሳያል።
ምስል 7 • FSM ለ SLVS-EC RX IP
SLVS-EC ተቀባይ IP ውቅር
የሚከተለው ምስል የ SLVS-EC ተቀባይ IP ማዋቀርን ያሳያል።
ምስል 8 • SLVS-EC ተቀባይ IP ማዋቀር
የማዋቀር መለኪያዎች
የሚከተለው ሠንጠረዥ በ SLVS-EC መቀበያ አይፒ ብሎክ ሃርድዌር ትግበራ ውስጥ ጥቅም ላይ የዋሉትን የውቅረት መለኪያዎች መግለጫ ይዘረዝራል። እነዚህ አጠቃላይ መለኪያዎች ናቸው እና በመተግበሪያው መስፈርቶች ላይ ተመስርተው ሊለያዩ ይችላሉ።
ሠንጠረዥ 3 • የውቅረት መለኪያዎች
የስም መግለጫ
DATA_WIDTH የግቤት የፒክሰል ውሂብ ስፋት። RAW 8፣ RAW 10 እና RAW 12ን ይደግፋል።
LANE_WIDTH ቁጥር የ SLVS-EC መስመሮች. ሁለት፣ አራት እና ስምንት መስመሮችን ይደግፋል።
BUFF_DEPTH የመጠባበቂያው ጥልቀት. ንቁ የቪዲዮ መስመር ውስጥ ያሉ የንቁ ፒክስሎች ብዛት።
የቋት ጥልቀት የሚከተለውን ስሌት በመጠቀም ሊሰላ ይችላል።
BUFF_DEPTH = ጣሪያ ((አግድም ጥራት * RAW ስፋት) / (32 * ሌይን ስፋት))
Example፡ RAW ስፋት = 8፣ የሌይን ስፋት = 4፣ እና አግድም ጥራት = 1920 ፒክስል
BUFF_DEPTH = ጣሪያ ((1920 * 8)/ (32* 4)) = 120
ግብዓቶች እና ውጤቶች
የሚከተለው ሠንጠረዥ የ SLVS-EC RX IP ውቅር መለኪያዎችን የግብአት እና የውጤት ወደቦች ይዘረዝራል።
ሠንጠረዥ 4 • የግቤት እና የውጤት ወደቦች
| የምልክት ስም | አቅጣጫ | ስፋት | መግለጫ |
| ላን#_RX_CLK | ግቤት | 1 | ለዚያ የተለየ ሌይን ከትራንሲቨር የተመለሰ ሰዓት |
| ላን#_RX_ዝግጁ | ግቤት | 1 | የውሂብ ዝግጁ ምልክት ለሌን |
| ላን #_RX_VALID | ግቤት | 1 | የውሂብ ትክክለኛ ምልክት ለሌን |
| ላን #_RX_DATA | ግቤት | 32 | ሌይን ከትራንስሲቨር መረጃን አግኝቷል |
| LINE_VALID_O | ውፅዓት | 1 | በአንድ መስመር ውስጥ ላሉ ንቁ ፒክሰሎች የውሂብ ትክክለኛ ምልክት |
| FRAME_VALID_O | ውፅዓት | 1 | በፍሬም ውስጥ ላሉ ንቁ መስመሮች የሚሰራ ምልክት |
| DATA_OUT_O | ውፅዓት | ዳታ_ወርድ*ሌን_ወርድ*4 | የፒክሰል ውሂብ ውፅዓት |
የጊዜ ንድፍ
የሚከተለው ምስል የSLVS-EC IP የጊዜ ዲያግራምን ያሳያል።
ምስል 9 • SLVS-EC IP Timeing Diagram
የሀብት አጠቃቀም
የሚከተለው ሰንጠረዥ የሃብት አጠቃቀምን ያሳያልample SLVS-EC Receiver Core በPolarFire FPGA (MPF300TS-1FCG1152I ጥቅል)፣ ለRAW 8 እና ለአራት መስመሮች እና ለ1920 አግድም ጥራት ውቅር።
ሠንጠረዥ 5 • የሀብት አጠቃቀም
| ንጥረ ነገር | አጠቃቀም |
| ዲኤፍኤፍዎች | 3001 |
| 4-የግቤት LUTs | 1826 |
| LSRAMs | 16 |
ሰነዶች / መርጃዎች
 |
ማይክሮቺፕ UG0877 SLVS-EC ተቀባይ ለፖላር ፋየር FPGA [pdf] የተጠቃሚ መመሪያ UG0877፣ UG0877 SLVS-EC ለPolarFire FPGA፣ SLVS-EC ተቀባይ ለPolarFire FPGA፣ የPolarFire FPGA ተቀባይ፣ PolarFire FPGA |
