ውጫዊ ማህደረ ትውስታ በይነገጽ Intel Stratix 10 FPGA IP ንድፍ Example

ንድፍ Exampለ ውጫዊ ማህደረ ትውስታ በይነገጽ ፈጣን ጅምር መመሪያ Intel® Stratix® 10 FPGA IP

አዲስ በይነገጽ እና ተጨማሪ አውቶማቲክ ንድፍ example ፍሰት ለ Intel® Stratix® 10 ውጫዊ ማህደረ ትውስታ መገናኛዎች ይገኛል። ዘፀample Designs tab በፓራሜትር አርታዒ ውስጥ የመዋሃድ እና የማስመሰል መፍጠርን እንዲገልጹ ያስችልዎታል file የእርስዎን EMIF IP ለማረጋገጥ ሊጠቀሙባቸው የሚችሏቸው ስብስቦች። አንድ የቀድሞ ማመንጨት ይችላሉampበተለይ ለኢንቴል FPGA ልማት ኪት ወይም ለማንኛውም EMIF አይፒ ያመነጫሉ።

ምስል 1. አጠቃላይ ንድፍ Example የስራ ፍሰቶች

ምስል 2. EMIF ማመንጨት Example ንድፍ ከ Intel Stratix 10 Development Kit ጋር

EMIF ፕሮጀክት መፍጠር

ለIntel Quartus® Prime የሶፍትዌር ስሪት 17.1 እና ከዚያ በኋላ፣ EMIF IP እና design ex ከማፍለቅዎ በፊት የIntel Quartus Prime ፕሮጀክት መፍጠር አለብዎት።ampለ.

1. Intel Quartus Prime ሶፍትዌርን ያስጀምሩ እና ይምረጡ File ➤ አዲስ የፕሮጀክት አዋቂ። ቀጣይ የሚለውን ጠቅ ያድርጉ።
2. መፍጠር ለሚፈልጉት ፕሮጀክት ማውጫ እና nme ይጥቀሱ። ቀጣይ የሚለውን ጠቅ ያድርጉ።
3. ባዶ ፕሮጀክት መመረጡን ያረጋግጡ። ቀጣይ ሁለት ጊዜ ጠቅ ያድርጉ።
4. በስም ማጣሪያ ስር የመሳሪያውን ክፍል ቁጥር ይተይቡ.
5. በሚገኙ መሳሪያዎች ስር ተገቢውን መሳሪያ ይምረጡ።
6. ጨርስን ጠቅ ያድርጉ።

EMIF አይፒን ማመንጨት እና ማዋቀር

የሚከተሉት እርምጃዎች EMIF አይፒን እንዴት ማመንጨት እና ማዋቀር እንደሚቻል ያሳያሉ። ይህ የእግር ጉዞ የ DDR4 በይነገጽ ይፈጥራል፣ ግን እርምጃዎቹ ከሌሎች ፕሮቶኮሎች ጋር ተመሳሳይ ናቸው።

1. በአይፒ ካታሎግ መስኮት ውስጥ Intel Stratix 10 External Memory Interfaces የሚለውን ይምረጡ። (የአይፒ ካታሎግ መስኮቱ የማይታይ ከሆነ ይምረጡ View ➤ መገልገያ ዊንዶውስ ➤ IP ካታሎግ።)
2. በአይፒ ፓራሜትር አርታኢ ውስጥ፣ ለEMIF IP የህጋዊ አካል ስም ያቅርቡ (እዚህ ያቀረቡት ስም file ለ IP) ስም እና ማውጫ ይጥቀሱ. ፍጠርን ጠቅ ያድርጉ።
3. የመለኪያ አርታዒው የእርስዎን EMIF ትግበራ ለማንፀባረቅ ግቤቶችን ማዋቀር ያለብዎት ብዙ ትሮች አሉት፡

Intel Stratix 10 EMIF Parameter Editor Guidelines

ሠንጠረዥ 1. EMIF ፓራሜትር አርታዒ መመሪያዎች

የፓራሜትር አርታዒ ትር	መመሪያዎች
አጠቃላይ	የሚከተሉት መለኪያዎች በትክክል መግባታቸውን ያረጋግጡ: • የመሳሪያው የፍጥነት ደረጃ። • የማህደረ ትውስታ ሰዓት ድግግሞሽ። • የ PLL የማጣቀሻ ሰዓት ድግግሞሽ።
ማህደረ ትውስታ	• የማስታወሻ መሳሪያዎ ላይ ያሉትን መለኪያዎች ለማስገባት የመረጃ ወረቀቱን ይመልከቱ ማህደረ ትውስታ ትር. • እንዲሁም ለ ALERT# ፒን የተወሰነ ቦታ ማስገባት አለቦት። (ለ DDR4 ማህደረ ትውስታ ፕሮቶኮል ብቻ ነው የሚመለከተው።)
ሜም አይ/ኦ	• ለመጀመሪያ የፕሮጀክት ምርመራዎች፣ ነባሪ ቅንብሮችን በ ላይ መጠቀም ይችላሉ። ሜም አይ/ኦ ትር. • የላቀ የንድፍ ማረጋገጫ ለማግኘት፣ ጥሩ የማቋረጫ መቼቶችን ለማግኘት የቦርድ ማስመሰልን ማከናወን አለቦት።
FPGA I/O	• ለመጀመሪያ የፕሮጀክት ምርመራዎች፣ ነባሪ ቅንብሮችን በ ላይ መጠቀም ይችላሉ። FPGA I/O ትር. • የላቀ የንድፍ ማረጋገጫ ለማግኘት፣ ተገቢውን የI/O ደረጃዎችን ለመምረጥ የቦርድ ማስመሰልን በተዛማጅ የIBIS ሞዴሎች ማከናወን አለቦት።
ሜም ጊዜ	• ለመጀመሪያ የፕሮጀክት ምርመራዎች፣ ነባሪ ቅንብሮችን በ ላይ መጠቀም ይችላሉ። ሜም ጊዜ ትር. • የላቀ የንድፍ ማረጋገጫ ለማግኘት፣በማህደረ ትውስታ መሳሪያዎ የውሂብ ሉህ መሰረት መለኪያዎችን ማስገባት አለቦት።
ሰሌዳ	• ለመጀመሪያ የፕሮጀክት ምርመራዎች፣ ነባሪ ቅንብሮችን በ ላይ መጠቀም ይችላሉ። ሰሌዳ ትር. • የላቀ የንድፍ ማረጋገጫ እና ትክክለኛ የጊዜ መዘጋት፣ የቦርድ አስመስሎ መስራት እና ትክክለኛውን የኢንተር ምልክት ጣልቃገብነት (አይኤስአይ)/የመስቀለኛ ንግግር እና የቦርድ እና የጥቅል skew መረጃን ለማግኘት እና በ ላይ ያስገቡት። ሰሌዳ ትር.
ተቆጣጣሪ	ለማህደረ ትውስታ መቆጣጠሪያዎ በሚፈለገው ውቅር እና ባህሪ መሰረት የመቆጣጠሪያውን መለኪያዎች ያዘጋጁ።
ምርመራዎች	በ ላይ ያሉትን መለኪያዎች መጠቀም ይችላሉ ምርመራዎች የአንተን የማህደረ ትውስታ በይነገጽ ለመፈተሽ እና ለማረም የሚረዳ ትር።
Example ንድፎች	የ Example ንድፎች ትር ንድፍ ለመፍጠር ያስችልዎታል examples ለማዋሃድ እና ለማስመሰል. የተፈጠረው ንድፍ example የ EMIF IP እና የማህደረ ትውስታ በይነገጽን ለማረጋገጥ የዘፈቀደ ትራፊክ የሚያመነጭ ሾፌርን ያካተተ ሙሉ EMIF ስርዓት ነው።

በግለሰብ መለኪያዎች ላይ ዝርዝር መረጃ ለማግኘት በIntel Stratix 10 External Memory Interfaces IP የተጠቃሚ መመሪያ ውስጥ ያለውን የማህደረ ትውስታ ፕሮቶኮል ተገቢውን ምዕራፍ ይመልከቱ።

ሊሰራ የሚችል EMIF ንድፍ በማመንጨት ላይample

ለIntel Stratix 10 Development Kit አብዛኛው የIntel Stratix 10 EMIF IP መቼቶችን በነባሪ እሴቶቻቸው መተው በቂ ነው። ሊሰራ የሚችል ንድፍ ለማመንጨት exampየሚከተሉትን ደረጃዎች ይከተሉ

1. በዲያግኖስቲክስ ትሩ ላይ ያሉትን የማረሚያ ባህሪያት መዳረሻ ለመስጠት የEMIF ማረም Toolkit/On-Chip Debug Port እና In-System-Sources-and-Probesን ያንቁ።
2. በኤክስample Designs ትር፣ የሲንቴሲስ ሳጥኑ መረጋገጡን ያረጋግጡ።
3. EMIF አይፒን ያዋቅሩ እና Ex Generate ን ጠቅ ያድርጉample በመስኮቱ በላይኛው ቀኝ ጥግ ላይ ዲዛይን ያድርጉ.
4. ለ EMIF ንድፍ ማውጫ ማውጫ ይግለጹample እና እሺን ጠቅ ያድርጉ። የ EMIF ንድፍ ስኬታማ ትውልድample የሚከተሉትን ይፈጥራል fileበ qii ማውጫ ስር አዘጋጅ።

ምስል 3. የተፈጠረ ሰው ሠራሽ ንድፍ Example File መዋቅር

ማሳሰቢያ፡ የሲሙሌሽን ወይም የሲንቴሲስ አመልካች ሳጥኑን ካልመረጡ፣ የመድረሻ ማውጫው የፕላትፎርም ዲዛይነር ዲዛይን ይይዛል። fileዎች፣ በ Intel Quartus Prime ሶፍትዌር በቀጥታ ያልተጠናቀረ ነገር ግን ሊሆን ይችላል። viewበፕላትፎርም ዲዛይነር ስር ed ወይም ተስተካክሏል። በዚህ ሁኔታ ውህደትን እና ማስመሰልን ለመፍጠር የሚከተሉትን ትዕዛዞች ማሄድ ይችላሉ። file ስብስቦች.

• ሊጣመር የሚችል ፕሮጀክት ለመፍጠር፣ በመድረሻ ማውጫው ውስጥ የ quartus_sh -t make_qii_design.tcl ስክሪፕት ማስኬድ አለቦት።
• የማስመሰል ፕሮጀክት ለመፍጠር፣ በመድረሻ ማውጫው ውስጥ የ quartus_sh -t make_sim_design.tcl ስክሪፕት ማስኬድ አለቦት።

ተዛማጅ መረጃ

• ውህድ ዘፀample ዲዛይን በገጽ 19 ላይ
• Intel Stratix 10 EMIF IP Parameter መግለጫዎች ለ DDR3
• Intel Stratix 10 EMIF IP Parameter መግለጫዎች ለ DDR4
• Intel Stratix 10 EMIF IP Parameter መግለጫዎች ለQDRII/II+/Xtreme
• Intel Stratix 10 EMIF IP Parameter መግለጫዎች ለQDR-IV
• Intel Stratix 10 EMIF IP Parameter መግለጫዎች ለ RLDRAM 3

የ EMIF ንድፍ በማመንጨት ላይ Example ለ Simulation
ለIntel Stratix 10 Development Kit አብዛኛው የIntel Stratix 10 EMIF IP መቼቶችን በነባሪ እሴቶቻቸው መተው በቂ ነው። ንድፍ ለማመንጨት exampለ
ማስመሰል ፣ የሚከተሉትን ደረጃዎች ይከተሉ

1. በዲያግኖስቲክስ ትሩ ላይ፣ በሁለት የካሊብሬሽን ሁነታዎች መካከል መምረጥ ይችላሉ፡ ካሊብሬሽን ዝለል እና ሙሉ ካሊብሬሽን። (በእነዚህ ሁነታዎች ላይ ዝርዝሮችን ለማግኘት፣ በዚህ ምዕራፍ ውስጥ በኋላ ላይ Simulation Versus Hardware Implementation ይመልከቱ።) የማስመሰል ጊዜን ለመቀነስ፣ ለፈጣን ማስመሰል PHYን ይምረጡ።
2. በኤክስample Designs ትር፣ የማስመሰል ሳጥኑ መረጋገጡን ያረጋግጡ። እንዲሁም አስፈላጊውን የሲሙሌሽን HDL ቅርጸት ይምረጡ፣ ወይ Verilog ወይም VHDL።
3. EMIF አይፒን ያዋቅሩ እና Ex Generate ን ጠቅ ያድርጉample በመስኮቱ በላይኛው ቀኝ ጥግ ላይ ዲዛይን ያድርጉ.
4. ለ EMIF ንድፍ ማውጫ ማውጫ ይግለጹample እና እሺን ጠቅ ያድርጉ።

የ EMIF ንድፍ ስኬታማ ትውልድample ብዙ ይፈጥራል file ለተለያዩ የሚደገፉ ማስመሰያዎች ስብስቦች፣ በሲም/ed_sim ማውጫ ስር።

ምስል 4. የተፈጠረ የማስመሰል ንድፍ Example File መዋቅር

ማስታወሻ፡- የሲሙሌሽን ወይም የሲንቴሲስ አመልካች ሳጥኑን ካልመረጡ፣ የመድረሻ ማውጫው የፕላትፎርም ዲዛይነር ንድፍ ይይዛል። fileዎች፣ በ Intel Quartus Prime ሶፍትዌር በቀጥታ ያልተጠናቀረ ነገር ግን ሊሆን ይችላል። viewበፕላትፎርም ዲዛይነር ስር ed ወይም ተስተካክሏል። በዚህ ሁኔታ ውህደትን እና ማስመሰልን ለመፍጠር የሚከተሉትን ትዕዛዞች ማሄድ ይችላሉ። file ስብስቦች.

• ሊጣመር የሚችል ፕሮጀክት ለመፍጠር፣ በመድረሻ ማውጫው ውስጥ የ quartus_sh -t make_qii_design.tcl ስክሪፕት ማስኬድ አለቦት።
• የማስመሰል ፕሮጀክት ለመፍጠር፣ በመድረሻ ማውጫው ውስጥ የ quartus_sh -t make_sim_design.tcl ስክሪፕት ማስኬድ አለቦት።

ተዛማጅ መረጃ
• ማስመሰል ዘፀample ንድፍ በርቷል
• Intel Stratix 10 EMIF IP - የማስመሰል ማህደረ ትውስታ አይፒ
• Simulation Versus Hardware ትግበራ በርቷል።

የማስመሰል እና የሃርድዌር ትግበራ
ለውጫዊ ማህደረ ትውስታ በይነገጽ ማስመሰል በአይፒ ማመንጨት ወቅት በዲያግኖስቲክስ ትር ላይ ካሊብሬሽን መዝለል ወይም ሙሉ መለኪያ መምረጥ ይችላሉ።
EMIF የማስመሰል ሞዴሎች
ይህ ሰንጠረዥ የመዝለል ማስተካከያ እና ሙሉ የመለኪያ ሞዴሎችን ባህሪያት ያወዳድራል.

ሠንጠረዥ 2. EMIF የማስመሰል ሞዴሎች፡ ልኬትን ከሙሉ ልኬት ጋር ይዝለሉ

ልኬትን ዝለል	ሙሉ ልኬት
በተጠቃሚ ሎጂክ ላይ የሚያተኩር የሥርዓት ደረጃ ማስመሰል።	የማህደረ ትውስታ በይነገጽ ማስመሰል በመለኪያ ላይ ያተኮረ።
የመለኪያ ዝርዝሮች አልተያዙም።	ሁሉንም s ይይዛልtages of calibration.
ውሂብ የማከማቸት እና የማውጣት ችሎታ አለው።	ደረጃ ማውጣትን፣ በየቢት ዴስኬው፣ ወዘተ ያካትታል።
ትክክለኛ ቅልጥፍናን ይወክላል.
የሰሌዳ skew ከግምት አይደለም.

RTL ማስመሰል ከሃርድዌር ትግበራ

ይህ ሰንጠረዥ በ EMIF ማስመሰል እና በሃርድዌር አተገባበር መካከል ያሉ ቁልፍ ልዩነቶችን ያሳያል።

ሠንጠረዥ 3. EMIF RTL ማስመሰል ከሃርድዌር አተገባበር ጋር

RTL ማስመሰል	የሃርድዌር ትግበራ
Nios® ጅምር እና የመለኪያ ኮድ በትይዩ ይፈጸማል።	የኒዮስ ማስጀመሪያ እና የካሊብሬሽን ኮድ በቅደም ተከተል ይሰራሉ።
በይነገጾች የcal_done ሲግናል ሲግናል በአንድ ጊዜ በማስመሰል ያረጋግጣሉ።	የአካል ብቃት እንቅስቃሴዎች የመለኪያ ቅደም ተከተልን ይወስናሉ ፣ እና በይነገጾች በአንድ ጊዜ cal_doneን አያረጋግጡም።

ለዲዛይን ትግበራዎ በትራፊክ ቅጦች ላይ በመመስረት የ RTL ማስመሰያዎችን ማሄድ አለብዎት። የ RTL ማስመሰል PCB መዘግየቶችን እንደማይቀርጽ ልብ ይበሉ ይህም በ RTL ማስመሰል እና በሃርድዌር አተገባበር መካከል መዘግየት ላይ ልዩነት ሊፈጥር ይችላል።

ከሞዴል ሲም ጋር የውጭ ማህደረ ትውስታ በይነገጽ አይፒን ማስመሰል

ይህ አሰራር የ EMIF ንድፍ ምሳሌን እንዴት ማስመሰል እንደሚቻል ያሳያልampለ.

1. የ Mentor Graphics* ModelSim ሶፍትዌር ያስጀምሩ እና ይምረጡ File ➤ ማውጫ ቀይር። በተፈጠረው ንድፍ ውስጥ ወደ ሲም/ed_sim/መካሪ ማውጫ ይሂዱample አቃፊ.
2. የትራንስክሪፕት መስኮቱ ከማያ ገጹ ግርጌ ላይ መታየቱን ያረጋግጡ። የትራንስክሪፕት መስኮቱ የማይታይ ከሆነ ጠቅ በማድረግ ያሳዩት። View ➤ ግልባጭ።
3. በግልባጭ መስኮቱ ውስጥ ምንጭ msim_setup.tclን ያሂዱ።
4. ምንጭ msim_setup.tcl አሂድ ከጨረሰ በኋላ ld_debugን በTranscript መስኮቱ ውስጥ ያሂዱ።
5. ld_debug መሥራቱን ከጨረሰ በኋላ የነገሮች መስኮቱ መታየቱን ያረጋግጡ። የነገሮች መስኮት የማይታይ ከሆነ ጠቅ በማድረግ ያሳዩት። View ➤ እቃዎች.
6. በነገሮች መስኮቱ ላይ በቀኝ ጠቅ በማድረግ እና ጨረር ዌቭን በመምረጥ ማስመሰል የሚፈልጉትን ምልክቶች ይምረጡ።
7. የማስመሰል ምልክቶችን መርጠው ከጨረሱ በኋላ Run-allን በ VTranscript መስኮት ውስጥ ያሂዱ። ማስመሰል እስኪያልቅ ድረስ ይሰራል.
8. ማስመሰል የማይታይ ከሆነ ጠቅ ያድርጉ View ➤ ሞገድ.

ተዛማጅ መረጃ
Intel Stratix 10 EMIF IP - የማስመሰል ማህደረ ትውስታ አይፒ

የፒን አቀማመጥ ለ Intel Stratix 10 EMIF IP

ይህ ርዕስ ለፒን አቀማመጥ መመሪያዎችን ይሰጣል.

አልቋልview

Intel Stratix 10 FPGAs የሚከተለው መዋቅር አላቸው።

• እያንዳንዱ መሳሪያ በ2 እና 3 I/O አምዶች መካከል ይይዛል።
• እያንዳንዱ የI/O አምድ እስከ 12 I/O ባንኮች ይይዛል።
• እያንዳንዱ I/O ባንክ 4 መስመሮችን ይይዛል።
• እያንዳንዱ መስመር 12 አጠቃላይ ዓላማ I/O (GPIO) ፒን ይይዛል።

አጠቃላይ የፒን መመሪያዎች
የሚከተሉት ነጥቦች አጠቃላይ የፒን መመሪያዎችን ይሰጣሉ።

• ለተወሰነ ውጫዊ ማህደረ ትውስታ በይነገጽ ፒኖች በአንድ I/O አምድ ውስጥ መኖራቸውን ያረጋግጡ።
• ብዙ ባንኮችን የሚሸፍኑ በይነገጾች የሚከተሉትን መስፈርቶች ማሟላት አለባቸው።
  • ባንኮቹ እርስ በርስ መያያዝ አለባቸው. በአጎራባች ባንኮች ላይ መረጃ ለማግኘት፣ የIntel Stratix 10 External Memory Interfaces IP የተጠቃሚ መመሪያን ይመልከቱ።
  • የቆይታ ጊዜን ለመቀነስ አድራሻው እና የትእዛዝ ባንክ በማእከል ባንክ ውስጥ መኖር አለባቸው። የማህደረ ትውስታ በይነገጽ እኩል ቁጥር ያላቸውን ባንኮች የሚጠቀም ከሆነ አድራሻ እና ትዕዛዝ ባንክ በሁለቱም መሃል ባንኮች ውስጥ ሊኖሩ ይችላሉ።
• ጥቅም ላይ ያልዋሉ ፒኖች እንደ አጠቃላይ ዓላማ I/O ፒን ሆነው ሊያገለግሉ ይችላሉ።
• ሁሉም አድራሻ እና ትዕዛዝ እና ተያያዥ ፒኖች በአንድ ባንክ ውስጥ መኖር አለባቸው.
• አድራሻ እና ትዕዛዝ እና የውሂብ ፒን በሚከተሉት ሁኔታዎች ባንክን ማጋራት ይችላሉ፡
  • አድራሻ እና ትዕዛዝ እና የውሂብ ፒን የ I/O መስመርን ማጋራት አይችሉም።
  • በአድራሻ እና በትእዛዝ ባንክ ውስጥ ጥቅም ላይ ያልዋለ I/O መስመር ብቻ ለመረጃ ፒን መጠቀም ይቻላል።

ሠንጠረዥ 4. አጠቃላይ የፒን እገዳዎች

የሲግናል አይነት	ገደብ
የውሂብ Strobe	የዲኪው ቡድን አባል የሆኑ ሁሉም ምልክቶች በተመሳሳይ I/O መስመር ውስጥ መኖር አለባቸው።
ውሂብ	ተዛማጅ DQ ፒኖች በተመሳሳይ I/O መስመር ውስጥ መኖር አለባቸው። ባለሁለት አቅጣጫዊ የውሂብ መስመሮችን ለማይደግፉ ፕሮቶኮሎች፣ የንባብ ምልክቶችን ከመጻፍ ምልክቶች ተለይተው መመደብ አለባቸው።
አድራሻ እና ትዕዛዝ	የአድራሻ እና የትዕዛዝ ፒን በ I/O ባንክ ውስጥ አስቀድሞ በተገለጹ ቦታዎች ውስጥ መቀመጥ አለባቸው።

አጎራባች ባንኮች

ባንኮች አጎራባች ተብለው እንዲቆጠሩ፣ በተመሳሳይ I/O አምድ ውስጥ መኖር አለባቸው፣ ባንኮች በአቅራቢያ መሆናቸውን ለማወቅ፣ በ Stratix 10 አጠቃላይ ዓላማ I ውስጥ የሚገኘውን የሞዱላር I/O ባንኮች አካባቢ እና የፒን ቆጠራን ይመልከቱ። /ኦ
የተጠቃሚ መመሪያ.

በ Stratix 10 አጠቃላይ ዓላማ I/O የተጠቃሚ መመሪያ ውስጥ ያሉትን ሰንጠረዦች ስንጠቅስ የ'-' ምልክት እስካልተገኘ ድረስ ሁሉም የሚታዩ ባንኮች ከጎን እንደሆኑ መገመት አያስቸግርም። የ'-' ምልክት የሚያሳየው ባንኩ ለጥቅሉ ያልተያያዘ መሆኑን ነው።
ፒን ምደባዎች

የሁሉም EMIF I/O ፒን ቦታዎችን ለመወሰን ለመሳሪያዎ የፒን ሰንጠረዡን መጥቀስ አለቦት። የፒን ሠንጠረዥን ሲያመለክቱ የባንክ ቁጥሮች ፣ I/O የባንክ ኢንዴክሶች እና የፒን ስሞች ቀርበዋል ። የኢንቴል FPGA ላይ በሚገኘው Stratix 10 Scheme Table ውስጥ የአድራሻ እና የትዕዛዝ ፒን የፒን ኢንዴክሶችን ማግኘት ይችላሉ። webጣቢያ. የፒን ስራዎችን በተለያዩ መንገዶች ማከናወን ይችላሉ. የሚመከረው አካሄድ አንዳንድ የበይነገጽ ምልክቶችን በእጅ መገደብ እና የ Intel Quartus Prime Fitter ቀሪውን እንዲይዝ ማድረግ ነው። ይህ ዘዴ ለአንዳንድ የበይነገጽ ፒን ህጋዊ ቦታዎችን ለማግኘት የፒን ጠረጴዛዎችን ማማከር እና በ.qsf በኩል መመደብን ያካትታል። file በ EMIF ንድፍ የሚመነጨው exampለ. ለዚህ የI/O አቀማመጥ ዘዴ፣ የሚከተሉትን ምልክቶች መገደብ አለብዎት።

• ሲኬ0
• አንድ DQS ፒን በቡድን።
• PLL የማጣቀሻ ሰዓት
• RZQ

ከላይ ባሉት ገደቦች ላይ በመመስረት፣ Intel Quartus Prime Fitter እንደ አስፈላጊነቱ በእያንዳንዱ መስመር ውስጥ ፒኖችን ይሽከረከራል። የሚከተለው ምስል የቀድሞን ያሳያልampለ DDR3 x72 በይነገጽ ከሚከተሉት ምርጫዎች ጋር የፒን ምደባዎች።

• አድራሻ እና የትዕዛዝ ፒን በባንክ 2M ውስጥ ተቀምጧል እና 3 መስመሮችን ይፈልጋል።
  • CK0 8 በባንክ 2M ውስጥ እንዲሰካ ተገድቧል።
  • PLL የማጣቀሻ ሰዓት ፒን በባንክ 24M ውስጥ ወደ ፒን 25 እና 2 ተገድቧል።
  • RZQ በባንክ 26M ውስጥ 2 ለመሰካት ተገድቧል።
• መረጃው በባንኮች 2N፣ 2M እና 2L ውስጥ ይቀመጣል እና 9 መስመሮችን ይፈልጋል።
  • DQS ቡድኖች 1-4 በባንክ 2N ውስጥ ተቀምጠዋል።
  • DQS ቡድን 0 በባንክ 2M ውስጥ ተቀምጧል።
  • DQS ቡድኖች 5-8 በባንክ 2L ውስጥ ይቀመጣሉ.

ምስል 5. ፒን ምደባዎች ዘፀample: DDR3 x73 በይነገጽ

በዚህ የቀድሞample፣ CK0 ን 8 በባንክ 2M ላይ ለመሰካት፣ የሚከተለውን መስመር ወደ .qsf ጨምሩበት። file, በተገቢው የፒን ሰንጠረዥ መሰረት:

ከላይ ያለው የፒን ምደባ ቅርጸት በሁሉም ፒን ላይ ሊተገበር ይችላል-

ተዛማጅ መረጃ

• በ Intel Stratix 10 መሳሪያዎች ውስጥ ሞዱላር አይ/ኦ ባንኮች
• Intel Stratix 10 EMIF IP DDR3
• Intel Stratix 10 EMIF IP ለ DDR4
• Intel Stratix 10 EMIF IP ለ QDRII/II+/Xtreme
• Intel Stratix 10 EMIF IP ለ QDR-IV
• Intel Stratix 10 EMIF IP ለ RLDRAM 3

የኢንቴል ስትራቲክስ 10 EMIF ዲዛይን ማጠናቀር እና ፕሮግራም ማውጣት Example

በ .qsf ውስጥ አስፈላጊውን የፒን ስራዎችን ካደረጉ በኋላ file, ንድፍ ማጠናቀር ይችላሉ example በ Intel Quartus Prime ሶፍትዌር.

1. ዲዛይኑን ወደያዘው የ Intel Quartus Prime አቃፊ ይሂዱample ማውጫ.
2. የ Intel Quartus Prime ፕሮጀክትን ይክፈቱ file፣ (.qpf)።
3. ማጠናቀር ለመጀመር፣ ማቀናበርን ጠቅ ያድርጉ ➤ ማጠናቀርን ጀምር። ማጠናቀር በተሳካ ሁኔታ መጠናቀቁ .sof ያመነጫል። file, ይህም ንድፉ በሃርድዌር ላይ እንዲሰራ ያስችለዋል.
4. መሳሪያዎን በተጠናቀረበት ንድፍ ፕሮግራም ለማድረግ፣ Tools ➤ ፕሮግራመርን በመጫን ፕሮግራመርን ይክፈቱ።
5. በፕሮግራም አድራጊው ውስጥ የሚደገፉ መሣሪያዎችን ለማግኘት ራስ-አረጋግጥን ጠቅ ያድርጉ።
6. የIntel Stratix 10 መሳሪያን ይምረጡ እና ለውጥን ይምረጡ File.
7. ወደመነጨው ed_synth.sof ሂድ file እና ክፈትን ይምረጡ።
8. የIntel Stratix 10 መሣሪያን ፕሮግራም ለመጀመር ጀምርን ጠቅ ያድርጉ። መሣሪያው በተሳካ ሁኔታ ፕሮግራም ሲዘጋጅ በመስኮቱ በላይኛው ቀኝ በኩል ያለው የሂደት አሞሌ 100% (የተሳካ) መጠቆም አለበት.

የ Intel Stratix 10 EMIF ንድፍ ማረም Example
የውጭ ማህደረ ትውስታ በይነገጽ ንድፎችን ለማረም የ EMIF ማረም መሣሪያ ስብስብ ይገኛል። የመሳሪያ ኪቱ የማንበብ እና የመፃፍ ህዳጎችን እንዲያሳዩ እና የአይን ንድፎችን እንዲያመነጩ ይፈቅድልዎታል። የIntel Stratix 10 development kitን ፕሮግራም ካደረጉ በኋላ፣የ EMIF ማረም Toolkitን በመጠቀም አሰራሩን ማረጋገጥ ይችላሉ።

1. የEMIF ማረሚያ መሣሪያን ለማስጀመር ወደ Tools ➤ የስርዓት ማረም መሳሪያዎች ➤ ውጫዊ ማህደረ ትውስታ በይነገጽ Toolkit ይሂዱ።
2. ግንኙነቶችን አስጀምር የሚለውን ጠቅ ያድርጉ።
3. ፕሮጄክትን ወደ መሳሪያ ማገናኘት የሚለውን ጠቅ ያድርጉ። መስኮት ይታያል; ትክክለኛው መሳሪያ መመረጡን እና ትክክለኛው .sof መሆኑን ያረጋግጡ file የሚለው ተመርጧል።
4. የማህደረ ትውስታ በይነገጽ ግንኙነትን ፍጠር የሚለውን ጠቅ ያድርጉ። እሺን ጠቅ በማድረግ ነባሪ ቅንብሮችን ይቀበሉ።

የኢንቴል Stratix 10 ልማት ኪት አሁን በEMIF Debug Toolkit እንዲሰራ ተዋቅሯል፣ እና ተጓዳኝ አማራጩን ሁለቴ ጠቅ በማድረግ ማንኛውንም ዘገባ ማመንጨት ይችላሉ።

• እንደገና ማስተካከል. የመለኪያ ሁኔታን በእያንዳንዱ DQ/DQS ቡድን ከያንዳንዱ DQ/DQS ፒን ህዳጎች ጋር በማጠቃለል የመለኪያ ሪፖርት ያወጣል።
• ሹፌር ማርጂንግ. በ I/O ፒን የማንበብ እና የመፃፍ ህዳጎችን ጠቅለል አድርጎ የሚያሳይ ሪፖርት ያቀርባል። ይህ ከካሊብሬሽን ማርጂንግ ይለያል ምክንያቱም የአሽከርካሪዎች መለያየት የሚወሰደው በማስተካከል ጊዜ ሳይሆን በተጠቃሚ ሁነታ ትራፊክ ወቅት ነው።
• የአይን ንድፍ ይፍጠሩ. በእያንዳንዱ የዲኪው ፒን በካሊብሬሽን ዳታ ዘይቤዎች ላይ በመመስረት የአይን ንድፎችን ማንበብ እና መፃፍ ያመነጫል።
• ካሊብሬሽን መቋረጥ። የተለያዩ የማቋረጫ እሴቶችን ይጥረጉ እና እያንዳንዱ የማቋረጫ እሴት የሚያቀርበውን ህዳጎች ሪፖርት ያደርጋል። የማህደረ ትውስታ በይነገፅ ምርጡን መቋረጥን ለመምረጥ ይህንን ባህሪ ይጠቀሙ።

ተዛማጅ መረጃ
Intel Stratix 10 EMIF IP ማረም

ንድፍ Example ለውጫዊ ማህደረ ትውስታ በይነገጽ Intel Stratix 10 FPGA IP መግለጫ

የእርስዎን EMIF IP ን ሲወስኑ እና ሲያመነጩ ስርዓቱ የማስመሰል እና የማዋሃድ ማውጫዎችን እንደሚፈጥር መግለጽ ይችላሉ። file ያዘጋጃል እና ያመነጫል file በራስ-ሰር ያዘጋጃል. በ Example ንድፍ Fileበ Example Designs tab, ስርዓቱ የተሟላ ማስመሰል ይፈጥራል file ስብስብ ወይም የተሟላ ውህደት file በምርጫዎ መሠረት ያዘጋጁ ።

ውህድ ዘፀample ንድፍ

ውህደት example design ከዚህ በታች ባለው ስእል ላይ የሚታዩትን ዋና ዋና ብሎኮች ይዟል።

• የትራፊክ ጀነሬተር፣ እሱም ሊሰራ የሚችል Avalon®-MM exampየውሸት የዘፈቀደ የንባብ ንድፍ ተግባራዊ የሚያደርግ እና ለተወሰኑ የአድራሻዎች ቁጥር የሚጽፍ ሾፌር። የትራፊክ ጀነሬተር እንዲሁ ከማህደረ ትውስታ ውስጥ የተነበበው መረጃ ከጽሑፍ መረጃ ጋር የሚዛመድ መሆኑን ለማረጋገጥ ይከታተላል እና አለበለዚያ ውድቀትን ያረጋግጣል።
• የማህደረ ትውስታ በይነገጽ ለምሳሌ፡-
  • በአቫሎን-ኤምኤም በይነገጽ እና በ AFI በይነገጽ መካከል የሚሄድ የማህደረ ትውስታ መቆጣጠሪያ።
  • የማንበብ እና የመጻፍ ስራዎችን ለማከናወን በማህደረ ትውስታ መቆጣጠሪያ እና በውጫዊ ማህደረ ትውስታ መሳሪያዎች መካከል እንደ መገናኛ ሆኖ የሚያገለግለው PHY.

ምስል 6. ውህደት ዘፀample ንድፍ

የፒንግ ፖንግ PHY ባህሪን እየተጠቀሙ ከሆነ፣ ውህደቱ example design በሚከተለው ምስል ላይ እንደሚታየው በሁለት ገለልተኛ የማህደረ ትውስታ መሳሪያዎች በሁለት ገለልተኛ ተቆጣጣሪዎች እና በጋራ PHY ትዕዛዝ የሚሰጡ ሁለት የትራፊክ ማመንጫዎችን ያካትታል።

ምስል 7. ውህደት ዘፀample ንድፍ ለፒንግ ፖንግ PHY

RLDRAM 3 እየተጠቀሙ ከሆነ፣ የትራፊክ አመንጪው በሲንተሲስ exampበሚከተለው ምስል ላይ እንደሚታየው le design AFI ን በመጠቀም በቀጥታ ከPHY ጋር ይገናኛል።

ምስል 8. ውህደት ዘፀampለ RLDRAM 3 በይነገጽ ዲዛይን

ማስታወሻ፡ አንድ ወይም ከዚያ በላይ የPLL መጋሪያ ሁነታ፣ ዲኤልኤል ማጋሪያ ሁነታ ወይም የ OCT ማጋሪያ ሁነታ መለኪያዎች ከማጋራት ሌላ ወደ ማንኛውም እሴት ከተዋቀሩ፣ ውህደት exampየንድፍ ዲዛይን ሁለት የትራፊክ ጀነሬተር/የማስታወሻ በይነገጽ ሁኔታዎችን ይይዛል። ሁለቱ የትራፊክ ጀነሬተር/የማስታወሻ በይነገጽ ምሳሌዎች የሚዛመዱት በመለኪያ ቅንጅቶች እንደተገለጸው በጋራ PLL/DLL/OCT ግንኙነቶች ብቻ ነው። የትራፊክ ጀነሬተር/የማህደረ ትውስታ በይነገጽ ምሳሌዎች በእራስዎ ንድፎች ውስጥ እንዴት እንደዚህ አይነት ግንኙነቶችን መፍጠር እንደሚችሉ ያሳያሉ።
ማስታወሻ፡- በIntel Quartus Prime Standard Edition የተጠቃሚ መመሪያ ላይ እንደተገለፀው የሶስተኛ ወገን ውህደት ፍሰት፡ የሶስተኛ ወገን ውህደት ለEMIF IP የሚደገፍ ፍሰት አይደለም።
ተዛማጅ መረጃ
ሊሰራ የሚችል EMIF ንድፍ በማመንጨት ላይample on

ማስመሰል Example ንድፍ
የማስመሰል ምሳሌample design በሚከተለው ምስል ላይ የሚታዩትን ዋና ዋና ብሎኮች ይዟል።

• የውህደቱ ምሳሌample ንድፍ. ባለፈው ክፍል ላይ እንደተገለጸው, ውህደት example ንድፍ የትራፊክ ጄኔሬተር እና የማስታወሻ በይነገጽ ምሳሌን ይይዛል። እነዚህ ብሎኮች ለፈጣን ማስመሰል ተስማሚ በሆነ ጊዜ ወደ አብስትራክት የማስመሰል ሞዴሎች ነባሪ ናቸው።
• የማህደረ ትውስታ ሞዴል፣ ከማህደረ ትውስታ ፕሮቶኮል ዝርዝሮች ጋር የሚጣጣም እንደ አጠቃላይ ሞዴል ሆኖ የሚያገለግል። በተደጋጋሚ፣ የማህደረ ትውስታ አቅራቢዎች ከነሱ ማውረድ ለሚችሉት የማስታወሻ ክፍሎቻቸው የማስመሰል ሞዴሎችን ያቀርባሉ webጣቢያዎች.
• አጠቃላይ ማለፊያ ወይም አለመሳካት ሁኔታን ለመጠቆም የሁኔታ ምልክቶችን ከውጫዊ ማህደረ ትውስታ በይነገጽ አይፒ እና የትራፊክ ጀነሬተር የሚከታተል የሁኔታ አረጋጋጭ።

ምስል 9. ማስመሰል ዘፀample ንድፍ

የፒንግ ፖንግ PHY ባህሪን እየተጠቀሙ ከሆነ፣ የማስመሰል ምሳሌውample design በሚከተለው ምስል ላይ እንደሚታየው በሁለት ገለልተኛ የማህደረ ትውስታ መሳሪያዎች በሁለት ገለልተኛ ተቆጣጣሪዎች እና በጋራ PHY ትዕዛዝ የሚሰጡ ሁለት የትራፊክ ማመንጫዎችን ያካትታል።

ምስል 10. ማስመሰል ዘፀample ንድፍ ለፒንግ ፖንግ PHY

RLDRAM 3 እየተጠቀሙ ከሆነ፣ በሲሙሌሽን ውስጥ ያለው የትራፊክ ጀነሬተርampበሚከተለው ምስል ላይ እንደሚታየው le design AFI ን በመጠቀም በቀጥታ ከPHY ጋር ይገናኛል።

ምስል 11. ማስመሰል ዘፀampለ RLDRAM 3 በይነገጽ ዲዛይን

ተዛማጅ መረጃ
የ EMIF ንድፍ በማመንጨት ላይ Example ለ Simulation በ ላይ

Example Designs በይነገጽ ትር
የመለኪያ አርታዒው Example Designs ትር ይህም የእርስዎን የቀድሞ መለካት እና ማመንጨት ያስችላልample ንድፎች.l
ይገኛል Example ንድፎች ክፍል
የ Select design pulldown የተፈለገውን የቀድሞ ለመምረጥ ያስችልዎታልample ንድፍ. በአሁኑ ጊዜ EMIF Example ንድፍ ያለው ብቸኛው ምርጫ ነው, እና በነባሪ የተመረጠ ነው.

የሰነድ ማሻሻያ ታሪክ ለውጫዊ ማህደረ ትውስታ በይነገጾች Intel Stratix 10 FPGA IP Design Example የተጠቃሚ መመሪያ

የሰነድ ሥሪት	ኢንቴል ኳርትስ ዋና ስሪት	ለውጦች
2021.03.29	21.1	• በውስጡ Example ንድፍ ፈጣን ጅምር ምዕራፍ፣ የNCsim* አስመሳይ ማጣቀሻዎችን ተወግዷል።
2018.09.24	18.1	• በ ውስጥ የተዘመኑ አሃዞች ሊሰራ የሚችል EMIF ንድፍ በማመንጨት ላይample እና የ EMIF ንድፍ በማመንጨት ላይ Example ለ Simulation ርዕሶች.
2018.05.07	18.0	• የሰነድ ርዕስ ከ ተቀይሯል። Intel Stratix 10 ውጫዊ ማህደረ ትውስታ በይነገጾች IP ንድፍ Example የተጠቃሚ መመሪያ ወደ ውጫዊ ማህደረ ትውስታ በይነገጽ Intel Stratix 10 FPGA IP ንድፍ Example የተጠቃሚ መመሪያ. • የተስተካከሉ የነጥብ ነጥቦች አልቋልview ክፍል የ የፒን አቀማመጥ ለ Intel Stratix 10 EMIF IP ርዕስ.

ቀን	ሥሪት	ለውጦች
ህዳር 2017	2017.11.06	የመጀመሪያ ልቀት

ኢንቴል ኮርፖሬሽን. መብቱ በህግ የተጠበቀ ነው. ኢንቴል፣ የኢንቴል አርማ እና ሌሎች የኢንቴል ምልክቶች የኢንቴል ኮርፖሬሽን ወይም የስርጭቱ የንግድ ምልክቶች ናቸው። ኢንቴል የኤፍፒጂኤ እና ሴሚኮንዳክተር ምርቶቹን በIntel መደበኛ ዋስትና መሰረት ለአሁኑ ዝርዝር መግለጫዎች ዋስትና ይሰጣል፣ነገር ግን በማናቸውም ምርቶች እና አገልግሎቶች ላይ ያለማሳወቂያ በማንኛውም ጊዜ ለውጦችን የማድረግ መብቱ የተጠበቀ ነው። ኢንቴል በዚህ ውስጥ የተገለጸውን ማንኛውንም መረጃ፣ ምርት ወይም አገልግሎት ከመተግበሩ ወይም ከመጠቀሙ የተነሳ ምንም አይነት ሃላፊነት ወይም ተጠያቂነት አይወስድም። የኢንቴል ደንበኞች በማናቸውም የታተመ መረጃ ላይ ከመታመንዎ በፊት እና ለምርቶች ወይም አገልግሎቶች ትዕዛዝ ከማቅረባቸው በፊት የቅርብ ጊዜውን የመሳሪያ ዝርዝር መግለጫዎችን እንዲያገኙ ይመከራሉ። *ሌሎች ስሞች እና የንግድ ምልክቶች እንደሌሎች ንብረት ሊጠየቁ ይችላሉ።

ሰነዶች / መርጃዎች

ኢንቴል ውጫዊ ማህደረ ትውስታ በይነገጽ Intel Stratix 10 FPGA IP ንድፍ Example [pdf] የተጠቃሚ መመሪያ ውጫዊ ማህደረ ትውስታ በይነገጽ Intel Stratix 10 FPGA IP ንድፍ Example, ውጫዊ, ማህደረ ትውስታ በይነገጽ Intel Stratix 10 FPGA IP ንድፍ ዘፀample, Intel Stratix 10 FPGA IP ንድፍ ዘፀample, 10 FPGA IP ንድፍ Example

ዋቢዎች

• የተጠቃሚ መመሪያ